intel F-Tile Interlaken FPGA IPDesign Exampലെ ഉപയോക്തൃ ഗൈഡ്

 

Intel® Quartus® Prime Design Suite-നായി അപ്ഡേറ്റ് ചെയ്തത്: 21.4
IP പതിപ്പ്: 3.1.0

1. ദ്രുത ആരംഭ ഗൈഡ്

F-Tile Interlaken Intel® FPGA IP കോർ ഒരു സിമുലേഷൻ ടെസ്റ്റ്ബെഞ്ചും ഒരു ഹാർഡ്‌വെയർ ഡിസൈനും നൽകുന്നുampകംപൈലേഷനും ഹാർഡ്‌വെയർ ടെസ്റ്റിംഗും പിന്തുണയ്ക്കുന്ന le. നിങ്ങൾ ഡിസൈൻ സൃഷ്ടിക്കുമ്പോൾ മുൻample, പാരാമീറ്റർ എഡിറ്റർ യാന്ത്രികമായി സൃഷ്ടിക്കുന്നു fileഡിസൈൻ അനുകരിക്കാനും കംപൈൽ ചെയ്യാനും പരിശോധിക്കാനും ആവശ്യമാണ്.

ടെസ്റ്റ്ബെഞ്ചും ഡിസൈനും മുൻampF-ടൈൽ ഉപകരണങ്ങൾക്കായി le NRZ, PAM4 മോഡുകൾ പിന്തുണയ്ക്കുന്നു.
എഫ്-ടൈൽ ഇന്റർലേക്കൻ ഇന്റൽ എഫ്പിജിഎ ഐപി കോർ ഡിസൈൻ എക്‌സൈസ് സൃഷ്‌ടിക്കുന്നുampലെയ്‌നുകളുടെ എണ്ണത്തിന്റെയും ഡാറ്റ നിരക്കുകളുടെയും ഇനിപ്പറയുന്ന പിന്തുണയ്‌ക്കുന്ന കോമ്പിനേഷനുകൾക്കായി les.

പട്ടിക 1. ലെയ്‌നുകളുടെയും ഡാറ്റ നിരക്കുകളുടെയും IP പിന്തുണയുള്ള കോമ്പിനേഷനുകൾ
Intel Quartus® Prime Pro Edition സോഫ്റ്റ്‌വെയർ പതിപ്പ് 21.4-ൽ ഇനിപ്പറയുന്ന കോമ്പിനേഷനുകൾ പിന്തുണയ്ക്കുന്നു. എല്ലാം
ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോ എഡിഷന്റെ ഭാവി പതിപ്പിൽ മറ്റ് കോമ്പിനേഷനുകൾ പിന്തുണയ്ക്കും.

 

ചിത്രം 1. ഡിസൈനിനായുള്ള വികസന ഘട്ടങ്ങൾ Example

(1) ഈ വേരിയന്റ് ഇന്റർലേക്കൻ ലുക്ക്-അസൈഡ് മോഡിനെ പിന്തുണയ്ക്കുന്നു.
(2) ഒരു 10-ലെയ്ൻ കോൺഫിഗറേഷൻ ഡിസൈനിനായി, ചാനൽ സ്‌ക്യൂ കുറയ്ക്കുന്നതിന് ബോണ്ടഡ് ട്രാൻസ്‌സിവർ ക്ലോക്കിംഗ് പ്രവർത്തനക്ഷമമാക്കാൻ എഫ്-ടൈലിന് TX PMA യുടെ 12 ലെയ്‌നുകൾ ആവശ്യമാണ്.

*മറ്റ് പേരുകളും ബ്രാൻഡുകളും മറ്റുള്ളവരുടെ സ്വത്തായി അവകാശപ്പെടാം.

F-Tile Interlaken Intel FPGA IP കോർ ഡിസൈൻ എക്സിample ഇനിപ്പറയുന്ന സവിശേഷതകൾ പിന്തുണയ്ക്കുന്നു:

• ആന്തരിക TX മുതൽ RX വരെയുള്ള സീരിയൽ ലൂപ്പ്ബാക്ക് മോഡ്
• നിശ്ചിത വലിപ്പത്തിലുള്ള പാക്കറ്റുകൾ സ്വയമേവ സൃഷ്ടിക്കുന്നു
• അടിസ്ഥാന പാക്കറ്റ് പരിശോധന കഴിവുകൾ
• റീ-ടെസ്റ്റിംഗ് ആവശ്യത്തിനായി ഡിസൈൻ റീസെറ്റ് ചെയ്യുന്നതിന് സിസ്റ്റം കൺസോൾ ഉപയോഗിക്കാനുള്ള കഴിവ്

ചിത്രം 2. ഹൈ-ലെവൽ ബ്ലോക്ക് ഡയഗ്രം

ബന്ധപ്പെട്ട വിവരങ്ങൾ

• F-Tile Interlaken Intel FPGA IP ഉപയോക്തൃ ഗൈഡ്
• എഫ്-ടൈൽ ഇന്റർലേക്കൻ ഇന്റൽ FPGA IP റിലീസ് കുറിപ്പുകൾ

1.1 ഹാർഡ്‌വെയർ, സോഫ്റ്റ്‌വെയർ ആവശ്യകതകൾ
മുൻ പരീക്ഷിക്കാൻample ഡിസൈൻ, ഇനിപ്പറയുന്ന ഹാർഡ്‌വെയറും സോഫ്റ്റ്‌വെയറും ഉപയോഗിക്കുക:

• ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോ എഡിഷൻ സോഫ്റ്റ്‌വെയർ പതിപ്പ് 21.4
• ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോ എഡിഷൻ സോഫ്‌റ്റ്‌വെയറിനൊപ്പം സിസ്റ്റം കൺസോൾ ലഭ്യമാണ്
• പിന്തുണയ്‌ക്കുന്ന സിമുലേറ്റർ:
  — സംഗ്രഹം* VCS*
  — സംഗ്രഹം VCS MX
  — സീമെൻസ്* EDA മോഡൽസിം* SE അല്ലെങ്കിൽ ക്വസ്റ്റ*
  - Cadence* Xcelium*
• Intel Agilex™ I-Series Transceiver-SoC വികസന കിറ്റ്

1.2 ഡിസൈൻ സൃഷ്ടിക്കുന്നു
ചിത്രം 3. നടപടിക്രമം

ഡിസൈൻ എക്‌സൈസ് സൃഷ്‌ടിക്കാൻ ഈ ഘട്ടങ്ങൾ പാലിക്കുകampലെയും ടെസ്റ്റ് ബെഞ്ചും:

1. Intel Quartus Prime Pro Edition സോഫ്റ്റ്‌വെയറിൽ ക്ലിക്ക് ചെയ്യുക File ➤ ഒരു പുതിയ ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോജക്‌റ്റ് സൃഷ്‌ടിക്കാൻ പുതിയ പ്രോജക്റ്റ് വിസാർഡ്, അല്ലെങ്കിൽ ക്ലിക്ക് ചെയ്യുക File ➤ നിലവിലുള്ള ഒരു ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോജക്റ്റ് തുറക്കാൻ പ്രോജക്റ്റ് തുറക്കുക. ഒരു ഉപകരണം വ്യക്തമാക്കാൻ വിസാർഡ് നിങ്ങളോട് ആവശ്യപ്പെടുന്നു.
2. ഉപകരണ ഫാമിലി അജിലെക്സ് വ്യക്തമാക്കുകയും നിങ്ങളുടെ ഡിസൈനിനായി എഫ്-ടൈൽ ഉള്ള ഉപകരണം തിരഞ്ഞെടുക്കുക.
3. IP കാറ്റലോഗിൽ, F-Tile Interlaken Intel FPGA IP കണ്ടെത്തി ഡബിൾ ക്ലിക്ക് ചെയ്യുക. പുതിയ ഐപി വേരിയന്റ് വിൻഡോ ദൃശ്യമാകുന്നു.
4. ഒരു ഉയർന്ന തലത്തിലുള്ള പേര് വ്യക്തമാക്കുക നിങ്ങളുടെ ഇഷ്‌ടാനുസൃത IP വ്യതിയാനത്തിന്. പാരാമീറ്റർ എഡിറ്റർ IP വേരിയേഷൻ ക്രമീകരണങ്ങൾ a-ൽ സംരക്ഷിക്കുന്നു file പേരിട്ടു .ip.
5. ശരി ക്ലിക്ക് ചെയ്യുക. പാരാമീറ്റർ എഡിറ്റർ ദൃശ്യമാകുന്നു.

ചിത്രം 4. Exampലെ ഡിസൈൻ ടാബ്

6. IP ടാബിൽ, നിങ്ങളുടെ IP കോർ വ്യതിയാനത്തിനായുള്ള പരാമീറ്ററുകൾ വ്യക്തമാക്കുക.
7. എക്സിയിൽampലെ ഡിസൈൻ ടാബ്, ടെസ്റ്റ്ബെഞ്ച് ജനറേറ്റ് ചെയ്യുന്നതിനുള്ള സിമുലേഷൻ ഓപ്ഷൻ തിരഞ്ഞെടുക്കുക. ഹാർഡ്‌വെയർ ഡിസൈൻ സൃഷ്ടിക്കാൻ സിന്തസിസ് ഓപ്ഷൻ തിരഞ്ഞെടുക്കുകample. ഡിസൈൻ എക്‌സൈസ് സൃഷ്‌ടിക്കുന്നതിന് നിങ്ങൾ സിമുലേഷൻ, സിന്തസിസ് ഓപ്ഷനുകളിലൊന്നെങ്കിലും തിരഞ്ഞെടുക്കണംample.
8. ജനറേറ്റഡ് എച്ച്ഡിഎൽ ഫോർമാറ്റിന്, വെരിലോഗ്, വിഎച്ച്ഡിഎൽ ഓപ്ഷൻ ലഭ്യമാണ്.
9. ടാർഗെറ്റ് ഡെവലപ്‌മെന്റ് കിറ്റിനായി, Agilex I-Series Transceiver-SOC ഡെവലപ്‌മെന്റ് കിറ്റ് തിരഞ്ഞെടുക്കുക.

ശ്രദ്ധിക്കുക: നിങ്ങൾ ഡെവലപ്‌മെന്റ് കിറ്റ് ഓപ്‌ഷൻ തിരഞ്ഞെടുക്കുമ്പോൾ, പിൻ അസൈൻമെന്റുകൾ Intel Agilex I-Series Transceiver-SoC ഡെവലപ്‌മെന്റ് കിറ്റ് ഉപകരണത്തിന്റെ പാർട്ട് നമ്പർ (AGIB027R31B1E2VR0) അനുസരിച്ച് സജ്ജീകരിച്ചിരിക്കുന്നു, നിങ്ങളുടെ തിരഞ്ഞെടുത്ത ഉപകരണത്തിൽ നിന്ന് വ്യത്യസ്തമായേക്കാം. നിങ്ങൾ മറ്റൊരു PCB-യിൽ ഹാർഡ്‌വെയറിൽ ഡിസൈൻ പരീക്ഷിക്കാൻ ഉദ്ദേശിക്കുന്നുവെങ്കിൽ, വികസന കിറ്റ് ഇല്ല എന്ന ഓപ്‌ഷൻ തിരഞ്ഞെടുത്ത് .qsf-ൽ ഉചിതമായ പിൻ അസൈൻമെന്റുകൾ നടത്തുക. file
10. ജനറേറ്റ് എക്‌സ് ക്ലിക്ക് ചെയ്യുകampലെ ഡിസൈൻ. സെലക്ട് എക്സിample ഡിസൈൻ ഡയറക്ടറി വിൻഡോ ദൃശ്യമാകുന്നു.
11. നിങ്ങൾക്ക് ഡിസൈൻ പരിഷ്കരിക്കണമെങ്കിൽ മുൻample ഡയറക്ടറി പാത്ത് അല്ലെങ്കിൽ പ്രദർശിപ്പിച്ച സ്ഥിരസ്ഥിതികളിൽ നിന്നുള്ള പേര് (ilk_f_0_example_design), പുതിയ പാതയിലേക്ക് ബ്രൗസ് ചെയ്ത് പുതിയ ഡിസൈൻ ടൈപ്പ് ചെയ്യുകample ഡയറക്ടറിയുടെ പേര്.
12. ശരി ക്ലിക്കുചെയ്യുക.

ശ്രദ്ധിക്കുക: F-Tile Interlaken Intel FPGA IP ഡിസൈനിൽ മുൻample, ഒരു SystemPLL സ്വപ്രേരിതമായി ഇൻസ്റ്റന്റ് ചെയ്യപ്പെടുകയും F-Tile Interlaken Intel FPGA IP കോറുമായി ബന്ധപ്പെടുത്തുകയും ചെയ്യുന്നു. ഡിസൈനിലെ SystemPLL ശ്രേണി പാതample ആണ്:

example_design.test_env_inst.test_dut.dut.pll

ഡിസൈനിലെ SystemPLL exampട്രാൻസ്‌സീവറിന്റെ അതേ 156.26 MHz റഫറൻസ് ക്ലോക്ക് le പങ്കിടുന്നു.

1.3. ഡയറക്ടറി ഘടന
F-Tile Interlaken Intel FPGA IP കോർ ഇനിപ്പറയുന്നവ സൃഷ്ടിക്കുന്നു fileഡിസൈനിനായി എസ്
exampLe:
ചിത്രം 5. ഡയറക്ടറി ഘടന

പട്ടിക 2. ഹാർഡ്‌വെയർ ഡിസൈൻ എക്സ്ample File വിവരണങ്ങൾ
ഇവ fileൽ ഉണ്ട്ample_installation_dir>/ilk_f_0_example_design ഡയറക്ടറി.

പട്ടിക 3. ടെസ്റ്റ്ബെഞ്ച് File വിവരണം
ഇത് file ൽ ആണ്ample_installation_dir>/ilk_f_0_example_design/example_design/rtl ഡയറക്ടറി.

പട്ടിക 4. ടെസ്റ്റ്ബെഞ്ച് സ്ക്രിപ്റ്റുകൾ
ഇവ fileൽ ഉണ്ട്ample_installation_dir>/ilk_f_0_example_design/example_design/testbench ഡയറക്ടറി.

1.4 ഡിസൈൻ എക്സിമുലേറ്റിംഗ്ampലെ ടെസ്റ്റ്ബെഞ്ച്
ചിത്രം 6. നടപടിക്രമം

ടെസ്റ്റ് ബെഞ്ച് അനുകരിക്കാൻ ഈ ഘട്ടങ്ങൾ പാലിക്കുക:

1. കമാൻഡ് പ്രോംപ്റ്റിൽ, ടെസ്റ്റ്ബെഞ്ച് സിമുലേഷൻ ഡയറക്ടറിയിലേക്ക് മാറ്റുക. ഡയറക്ടറി പാതയാണ്ample_installation_dir>/ഉദാample_design/testbench.
2. നിങ്ങൾക്ക് ഇഷ്ടമുള്ള പിന്തുണയുള്ള സിമുലേറ്ററിനായി സിമുലേഷൻ സ്ക്രിപ്റ്റ് പ്രവർത്തിപ്പിക്കുക. സ്ക്രിപ്റ്റ് കംപൈൽ ചെയ്യുകയും സിമുലേറ്ററിൽ ടെസ്റ്റ്ബെഞ്ച് പ്രവർത്തിപ്പിക്കുകയും ചെയ്യുന്നു. സിമുലേഷൻ പൂർത്തിയായതിന് ശേഷം SOP, EOP കൗണ്ടുകൾ പൊരുത്തപ്പെടുന്നുണ്ടോയെന്ന് നിങ്ങളുടെ സ്‌ക്രിപ്റ്റ് പരിശോധിക്കണം.

പട്ടിക 5. സിമുലേഷൻ പ്രവർത്തിപ്പിക്കുന്നതിനുള്ള ഘട്ടങ്ങൾ

3. ഫലങ്ങൾ വിശകലനം ചെയ്യുക. വിജയകരമായ ഒരു സിമുലേഷൻ പാക്കറ്റുകൾ അയയ്ക്കുകയും സ്വീകരിക്കുകയും ചെയ്യുന്നു, കൂടാതെ "ടെസ്റ്റ് പാസായി" പ്രദർശിപ്പിക്കുകയും ചെയ്യുന്നു.
ഡിസൈനിനായുള്ള ടെസ്റ്റ്ബെഞ്ച് മുൻample ഇനിപ്പറയുന്ന ജോലികൾ പൂർത്തിയാക്കുന്നു:

• എഫ്-ടൈൽ ഇന്റർലേക്കൻ ഇന്റൽ എഫ്പിജിഎ ഐപി കോർ തൽക്ഷണം നൽകുന്നു.
• PHY സ്റ്റാറ്റസ് പ്രിന്റ് ചെയ്യുന്നു.
• മെറ്റാഫ്രെയിം സിൻക്രൊണൈസേഷനും (SYNC_LOCK) വേഡ് (ബ്ലോക്ക്) അതിരുകളും പരിശോധിക്കുന്നു
  (WORD_LOCK).
• വ്യക്തിഗത പാതകൾ പൂട്ടുന്നതിനും വിന്യസിക്കുന്നതിനും വേണ്ടി കാത്തിരിക്കുന്നു.
• പാക്കറ്റുകൾ കൈമാറാൻ തുടങ്ങുന്നു.
• പാക്കറ്റ് സ്ഥിതിവിവരക്കണക്കുകൾ പരിശോധിക്കുന്നു:
  - CRC24 പിശകുകൾ
  - എസ്ഒപികൾ
  - ഇഒപികൾ

ഇനിപ്പറയുന്ന എസ്ample ഔട്ട്പുട്ട് ഒരു വിജയകരമായ സിമുലേഷൻ ടെസ്റ്റ് റൺ വ്യക്തമാക്കുന്നു:

ശ്രദ്ധിക്കുക: ഇന്റർലേക്കൻ ഡിസൈൻ എക്സിampലെ സിമുലേഷൻ ടെസ്റ്റ്ബെഞ്ച് 100 പാക്കറ്റുകൾ അയയ്ക്കുകയും 100 പാക്കറ്റുകൾ സ്വീകരിക്കുകയും ചെയ്യുന്നു.

ഇനിപ്പറയുന്ന എസ്ampഇന്റർലേക്കൻ ലുക്ക്-അസൈഡ് മോഡിനുള്ള വിജയകരമായ സിമുലേഷൻ ടെസ്റ്റ് റൺ le ഔട്ട്‌പുട്ട് വ്യക്തമാക്കുന്നു:

1.5 ഹാർഡ്‌വെയർ ഡിസൈൻ കംപൈൽ ചെയ്യുകയും കോൺഫിഗർ ചെയ്യുകയും ചെയ്യുന്നു Example

1. മുൻ ഉറപ്പാക്കുകampഡിസൈൻ ജനറേഷൻ പൂർത്തിയായി.
2. ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോ എഡിഷൻ സോഫ്‌റ്റ്‌വെയറിൽ, ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോജക്റ്റ് തുറക്കുകample_installation_dir>/ഉദാample_design.qpf>.
3. ന് പ്രോസസ്സിംഗ് മെനു, ക്ലിക്ക് ചെയ്യുക സമാഹരണം ആരംഭിക്കുക.
4. വിജയകരമായ സമാഹാരത്തിന് ശേഷം, a .sof file നിങ്ങളുടെ നിർദ്ദിഷ്ട ഡയറക്ടറിയിൽ ലഭ്യമാണ്.
   ഹാർഡ്‌വെയർ എക്‌സ് പ്രോഗ്രാം ചെയ്യുന്നതിന് ഈ ഘട്ടങ്ങൾ പാലിക്കുകampഎഫ്-ടൈൽ ഉള്ള Intel Agilex ഉപകരണത്തിൽ ലെ ഡിസൈൻ:
   എ. ഹോസ്റ്റ് കമ്പ്യൂട്ടറിലേക്ക് ഡെവലപ്‌മെന്റ് കിറ്റ് ബന്ധിപ്പിക്കുക.
   ബി. ഡെവലപ്‌മെന്റ് കിറ്റിന്റെ ഭാഗമായ ക്ലോക്ക് കൺട്രോൾ ആപ്ലിക്കേഷൻ സമാരംഭിക്കുക. മുൻ ഡിസൈനിനായി പുതിയ ഫ്രീക്വൻസികൾ സജ്ജമാക്കുകample ഇനിപ്പറയുന്ന രീതിയിൽ:
   • NRZ മോഡിനായി:
   — Si5391 (U18), OUT0: നിങ്ങളുടെ ഡിസൈൻ ആവശ്യകത അനുസരിച്ച് pll_ref_clk(3) മൂല്യത്തിലേക്ക് സജ്ജമാക്കുക.
   • PAM മോഡിനായി:
   — Si5391 (U45), OUT1: നിങ്ങളുടെ ഡിസൈൻ ആവശ്യകത അനുസരിച്ച് pll_ref_clk(3) മൂല്യത്തിലേക്ക് സജ്ജമാക്കുക.
   — Si5391 (U19), OUT1: നിങ്ങളുടെ ഡിസൈൻ ആവശ്യകത അനുസരിച്ച് mac_pll_ref_clk(3) മൂല്യത്തിലേക്ക് സജ്ജമാക്കുക. സി. ക്ലിക്ക് ചെയ്യുക ടൂളുകൾ ➤ പ്രോഗ്രാമർ ➤ ഹാർഡ്‌വെയർ സജ്ജീകരണം.
   ഡി. ഒരു പ്രോഗ്രാമിംഗ് ഉപകരണം തിരഞ്ഞെടുക്കുക. Intel Agilex I-Series Transceiver-SoC ഡെവലപ്‌മെന്റ് കിറ്റ് ചേർക്കുക.
   ഇ. അത് ഉറപ്പാക്കുക മോഡ് ആയി സജ്ജീകരിച്ചിരിക്കുന്നു JTAG.
   എഫ്. Intel Agilex I-Series ഉപകരണം തിരഞ്ഞെടുത്ത് ക്ലിക്ക് ചെയ്യുക ഉപകരണം ചേർക്കുക. പ്രോഗ്രാമർ നിങ്ങളുടെ ബോർഡിലെ ഉപകരണങ്ങൾ തമ്മിലുള്ള കണക്ഷനുകളുടെ ഒരു ഡയഗ്രം പ്രദർശിപ്പിക്കുന്നു.
   ജി. എന്നതിനായുള്ള ബോക്സ് പരിശോധിക്കുക.സോഫ്.
   എച്ച്. എന്നതിലെ ബോക്സ് പരിശോധിക്കുക പ്രോഗ്രാം/കോൺഫിഗർ ചെയ്യുക കോളം.
   ഐ. ക്ലിക്ക് ചെയ്യുക ആരംഭിക്കുക.

1.6 ഹാർഡ്‌വെയർ ഡിസൈൻ പരീക്ഷിക്കുന്നു Example
നിങ്ങൾ എഫ്-ടൈൽ ഇന്റർലേക്കൻ ഇന്റൽ എഫ്പിജിഎ ഐപി ഡിസൈൻ കംപൈൽ ചെയ്ത ശേഷംampനിങ്ങളുടെ ഉപകരണം കോൺഫിഗർ ചെയ്യുക, IP കോറും അതിന്റെ രജിസ്റ്ററുകളും പ്രോഗ്രാം ചെയ്യുന്നതിന് നിങ്ങൾക്ക് സിസ്റ്റം കൺസോൾ ഉപയോഗിക്കാം.

സിസ്റ്റം കൺസോൾ കൊണ്ടുവരുന്നതിനും മുൻ ഹാർഡ്‌വെയർ ഡിസൈൻ പരീക്ഷിക്കുന്നതിനും ഈ ഘട്ടങ്ങൾ പാലിക്കുകampLe:

• CRC32, CRC24, ചെക്കർ എന്നിവയ്‌ക്കായി പിശകുകളൊന്നുമില്ല.
• കൈമാറ്റം ചെയ്യപ്പെട്ട SOP-കളും EOP-കളും സ്വീകരിച്ച SOP-കളും EOP-കളും തമ്മിൽ പൊരുത്തപ്പെടണം.

ഇനിപ്പറയുന്ന എസ്ampഇന്റർലേക്കൻ മോഡിൽ ഒരു വിജയകരമായ പരീക്ഷണ ഓട്ടം le ഔട്ട്പുട്ട് വ്യക്തമാക്കുന്നു:

ഇനിപ്പറയുന്ന എസ്ampഇന്റർലേക്കൻ ലുക്ക്‌സൈഡ് മോഡിൽ വിജയകരമായ ഒരു പരീക്ഷണ ഓട്ടം le ഔട്ട്‌പുട്ട് വ്യക്തമാക്കുന്നു:

 

2. ഡിസൈൻ എക്സിample വിവരണം

ഡിസൈൻ മുൻample ഇന്റർലേക്കൻ ഐപി കോറിന്റെ പ്രവർത്തനക്ഷമത കാണിക്കുന്നു.

2.1. ഡിസൈൻ എക്സിampലെ ഘടകങ്ങൾ
മുൻample ഡിസൈൻ സിസ്റ്റത്തെയും PLL റഫറൻസ് ക്ലോക്കുകളെയും ആവശ്യമായ ഡിസൈൻ ഘടകങ്ങളെയും ബന്ധിപ്പിക്കുന്നു. മുൻample ഡിസൈൻ ആന്തരിക ലൂപ്പ്ബാക്ക് മോഡിൽ IP കോർ കോൺഫിഗർ ചെയ്യുകയും IP കോർ TX ഉപയോക്തൃ ഡാറ്റാ ട്രാൻസ്ഫർ ഇന്റർഫേസിൽ പാക്കറ്റുകൾ സൃഷ്ടിക്കുകയും ചെയ്യുന്നു. IP കോർ ഈ പാക്കറ്റുകളെ ട്രാൻസ്‌സിവർ വഴി ആന്തരിക ലൂപ്പ്ബാക്ക് പാതയിലേക്ക് അയയ്ക്കുന്നു.

ഐപി കോർ റിസീവർ ലൂപ്പ്ബാക്ക് പാതയിൽ പാക്കറ്റുകൾ സ്വീകരിച്ച ശേഷം, അത് ഇന്റർലേക്കൻ പാക്കറ്റുകൾ പ്രോസസ്സ് ചെയ്യുകയും അവ RX ഉപയോക്തൃ ഡാറ്റാ ട്രാൻസ്ഫർ ഇന്റർഫേസിൽ കൈമാറുകയും ചെയ്യുന്നു. മുൻampപാക്കറ്റുകൾ സ്വീകരിച്ചതും കൈമാറിയതും പൊരുത്തപ്പെടുന്നുണ്ടോയെന്ന് le ഡിസൈൻ പരിശോധിക്കുന്നു.

എഫ്-ടൈൽ ഇന്റർലേക്കൻ ഇന്റൽ FPGA IP ഡിസൈൻ മുൻample ഇനിപ്പറയുന്ന ഘടകങ്ങൾ ഉൾക്കൊള്ളുന്നു:

1. എഫ്-ടൈൽ ഇന്റർലേക്കൻ ഇന്റൽ എഫ്പിജിഎ ഐപി കോർ
2. പാക്കറ്റ് ജനറേറ്ററും പാക്കറ്റ് ചെക്കറും
3. എഫ്-ടൈൽ റഫറൻസും സിസ്റ്റം പിഎൽഎൽ ക്ലോക്കുകളും ഇന്റൽ എഫ്പിജിഎ ഐപി കോർ

2.2. ഡിസൈൻ എക്സിampലെ ഒഴുക്ക്
F-Tile Interlaken Intel FPGA IP ഹാർഡ്‌വെയർ ഡിസൈൻ മുൻample ഇനിപ്പറയുന്ന ഘട്ടങ്ങൾ പൂർത്തിയാക്കുന്നു:

1. F-tile Interlaken Intel FPGA IP, F-Tile എന്നിവ പുനഃസജ്ജമാക്കുക.
2. ഇന്റർലേക്കൻ IP (സിസ്റ്റം റീസെറ്റ്), F-tile TX (tile_tx_rst_n) എന്നിവയിൽ റീസെറ്റ് റിലീസ് ചെയ്യുക.
3. ആന്തരിക ലൂപ്പ്ബാക്ക് മോഡിൽ F-tile Interlaken Intel FPGA IP കോൺഫിഗർ ചെയ്യുന്നു.
4. F-tile RX (tile_rx_rst_n) റീസെറ്റ് റിലീസ് ചെയ്യുക.
5. IP കോറിന്റെ TX ഉപയോക്തൃ ഡാറ്റാ ട്രാൻസ്ഫർ ഇന്റർഫേസിലേക്ക് പേലോഡിൽ മുൻകൂട്ടി നിശ്ചയിച്ചിട്ടുള്ള ഡാറ്റയുള്ള ഇന്റർലേക്കൻ പാക്കറ്റുകളുടെ ഒരു സ്ട്രീം അയയ്ക്കുന്നു.
6. ലഭിച്ച പാക്കറ്റുകൾ പരിശോധിച്ച് സ്റ്റാറ്റസ് റിപ്പോർട്ട് ചെയ്യുന്നു. ഹാർഡ്‌വെയർ ഡിസൈനിൽ പാക്കറ്റ് ചെക്കർ ഉൾപ്പെടുത്തിയിട്ടുണ്ട്ample ഇനിപ്പറയുന്ന അടിസ്ഥാന പാക്കറ്റ് പരിശോധന കഴിവുകൾ നൽകുന്നു:
   • ട്രാൻസ്മിറ്റ് ചെയ്ത പാക്കറ്റ് സീക്വൻസ് ശരിയാണോ എന്ന് പരിശോധിക്കുക.
   • ഡാറ്റ കൈമാറ്റം ചെയ്യപ്പെടുമ്പോഴും സ്വീകരിക്കുമ്പോഴും പാക്കറ്റിന്റെ ആരംഭവും (എസ്ഒപി) പാക്കറ്റിന്റെ അവസാനവും (ഇഒപി) വിന്യസിക്കുന്നുവെന്ന് ഉറപ്പാക്കിക്കൊണ്ട് സ്വീകരിച്ച ഡാറ്റ പ്രതീക്ഷിച്ച മൂല്യങ്ങളുമായി പൊരുത്തപ്പെടുന്നുണ്ടോയെന്ന് പരിശോധിക്കുന്നു.

*മറ്റ് പേരുകളും ബ്രാൻഡുകളും മറ്റുള്ളവരുടെ സ്വത്തായി അവകാശപ്പെടാം.

2.3 ഇന്റർഫേസ് സിഗ്നലുകൾ
പട്ടിക 6. ഡിസൈൻ എക്സ്ampലെ ഇന്റർഫേസ് സിഗ്നലുകൾ

2.4 രജിസ്റ്റർ മാപ്പ്

കുറിപ്പ്:

• ഡിസൈൻ എക്സിample രജിസ്റ്റർ വിലാസം 0x20** ൽ ആരംഭിക്കുമ്പോൾ ഇന്റർലേക്കൻ IP കോർ രജിസ്റ്റർ വിലാസം 0x10** ൽ ആരംഭിക്കുന്നു.
• എഫ്-ടൈൽ PHY രജിസ്റ്റർ വിലാസം 0x30** എന്നതിൽ ആരംഭിക്കുന്നു, അതേസമയം F-ടൈൽ FEC രജിസ്റ്റർ വിലാസം 0x40** ൽ ആരംഭിക്കുന്നു. FEC രജിസ്റ്റർ PAM4 മോഡിൽ മാത്രമേ ലഭ്യമാകൂ.
• ആക്‌സസ് കോഡ്: RO—വായന മാത്രം, RW—വായിക്കുക/എഴുതുക.
• സിസ്റ്റം കൺസോൾ മുൻ ഡിസൈൻ വായിക്കുന്നുample സ്‌ക്രീനിൽ ടെസ്റ്റ് സ്റ്റാറ്റസ് രജിസ്റ്റർ ചെയ്യുകയും റിപ്പോർട്ടുചെയ്യുകയും ചെയ്യുന്നു.

പട്ടിക 7. ഡിസൈൻ എക്സ്ample രജിസ്റ്റർ മാപ്പ്

പട്ടിക 8. ഡിസൈൻ എക്സ്ampലെ ഇന്റർലേക്കൻ ലുക്ക്-അസൈഡ് ഡിസൈൻ എക്സിനായി രജിസ്റ്റർ മാപ്പ്ample
നിങ്ങൾ മുൻ ഡിസൈൻ സൃഷ്ടിക്കുമ്പോൾ ഈ രജിസ്റ്റർ മാപ്പ് ഉപയോഗിക്കുകampലെ ഇന്റർലേക്കൻ ലുക്ക്-അസൈഡ് മോഡ് പാരാമീറ്റർ പ്രവർത്തനക്ഷമമാക്കുക.

2.5. പുനഃസജ്ജമാക്കുക
എഫ്-ടൈൽ ഇന്റർലേക്കൻ ഇന്റൽ എഫ്പിജിഎ ഐപി കോറിൽ, നിങ്ങൾ റീസെറ്റ് (reset_n=0) ആരംഭിക്കുകയും IP കോർ ഒരു റീസെറ്റ് അംഗീകാരം നൽകുന്നതുവരെ പിടിക്കുകയും ചെയ്യുക (reset_ack_n=0). റീസെറ്റ് നീക്കം ചെയ്‌ത ശേഷം (reset_n=1), റീസെറ്റ് അക്നോളജ് അതിന്റെ പ്രാരംഭ നിലയിലേക്ക് മടങ്ങുന്നു (reset_ack_n=1). ഡിസൈനിൽ മുൻample, ഒരു rst_ack_sticky രജിസ്‌റ്റർ റീസെറ്റ് അക്നൗളജ് അസെർഷൻ കൈവശം വയ്ക്കുകയും തുടർന്ന് റീസെറ്റ് നീക്കം ചെയ്യാൻ ട്രിഗർ ചെയ്യുകയും ചെയ്യുന്നു (reset_n=1). നിങ്ങളുടെ ഡിസൈൻ ആവശ്യങ്ങൾക്ക് അനുയോജ്യമായ ഇതര രീതികൾ നിങ്ങൾക്ക് ഉപയോഗിക്കാം.

പ്രധാനപ്പെട്ടത്: ആന്തരിക സീരിയൽ ലൂപ്പ്ബാക്ക് ആവശ്യമുള്ള ഏത് സാഹചര്യത്തിലും, നിങ്ങൾ എഫ്-ടൈലിന്റെ TX, RX എന്നിവ പ്രത്യേക ക്രമത്തിൽ പ്രത്യേകം റിലീസ് ചെയ്യണം. കൂടുതൽ വിവരങ്ങൾക്ക് സിസ്റ്റം കൺസോൾ സ്ക്രിപ്റ്റ് കാണുക.

ചിത്രം 7. NRZ മോഡിൽ സീക്വൻസ് റീസെറ്റ് ചെയ്യുക

ചിത്രം 8. PAM4 മോഡിൽ സീക്വൻസ് റീസെറ്റ് ചെയ്യുക

 

3. എഫ്-ടൈൽ ഇന്റർലേക്കൻ ഇന്റൽ എഫ്പിജിഎ ഐപി ഡിസൈൻ എക്സ്ample യൂസർ ഗൈഡ് ആർക്കൈവ്സ്

ഒരു IP കോർ പതിപ്പ് ലിസ്റ്റുചെയ്തിട്ടില്ലെങ്കിൽ, മുമ്പത്തെ IP കോർ പതിപ്പിനുള്ള ഉപയോക്തൃ ഗൈഡ് ബാധകമാണ്.

 

4. എഫ്-ടൈൽ ഇന്റർലേക്കൻ ഇന്റൽ എഫ്പിജിഎ ഐപി ഡിസൈനിനായുള്ള ഡോക്യുമെന്റ് റിവിഷൻ ഹിസ്റ്ററി Exampലെ ഉപയോക്തൃ ഗൈഡ്

 

ഇന്റൽ കോർപ്പറേഷൻ. എല്ലാ അവകാശങ്ങളും നിക്ഷിപ്തം. ഇന്റൽ, ഇന്റൽ ലോഗോ, മറ്റ് ഇന്റൽ മാർക്കുകൾ എന്നിവ ഇന്റൽ കോർപ്പറേഷന്റെയോ അതിന്റെ അനുബന്ധ സ്ഥാപനങ്ങളുടെയോ വ്യാപാരമുദ്രകളാണ്. ഇന്റൽ അതിന്റെ FPGA, അർദ്ധചാലക ഉൽപന്നങ്ങൾ എന്നിവയുടെ പ്രകടനം നിലവിലുള്ളതിലേക്ക് ഉറപ്പുനൽകുന്നു
ഇന്റലിന്റെ സ്റ്റാൻഡേർഡ് വാറന്റിക്ക് അനുസൃതമായി സ്പെസിഫിക്കേഷനുകൾ, എന്നാൽ അറിയിപ്പ് കൂടാതെ ഏത് സമയത്തും ഏത് ഉൽപ്പന്നങ്ങളിലും സേവനങ്ങളിലും മാറ്റങ്ങൾ വരുത്താനുള്ള അവകാശം നിക്ഷിപ്തമാണ്. Intel രേഖാമൂലം സമ്മതിച്ചിട്ടുള്ളതല്ലാതെ ഇവിടെ വിവരിച്ചിരിക്കുന്ന ഏതെങ്കിലും വിവരങ്ങളുടെയോ ഉൽപ്പന്നത്തിന്റെയോ സേവനത്തിന്റെയോ ആപ്ലിക്കേഷനിൽ നിന്നോ ഉപയോഗത്തിൽ നിന്നോ ഉണ്ടാകുന്ന ഉത്തരവാദിത്തമോ ബാധ്യതയോ Intel ഏറ്റെടുക്കുന്നില്ല. പ്രസിദ്ധീകരിച്ച ഏതെങ്കിലും വിവരങ്ങളെ ആശ്രയിക്കുന്നതിന് മുമ്പും ഉൽപ്പന്നങ്ങൾക്കോ ​​സേവനങ്ങൾക്കോ ​​​​ഓർഡറുകൾ നൽകുന്നതിനുമുമ്പ് ഉപകരണ സവിശേഷതകളുടെ ഏറ്റവും പുതിയ പതിപ്പ് നേടുന്നതിന് ഇന്റൽ ഉപഭോക്താക്കൾക്ക് നിർദ്ദേശിക്കുന്നു.

 

ഈ മാനുവലിനെ കുറിച്ച് കൂടുതൽ വായിക്കുക, PDF ഡൗൺലോഡ് ചെയ്യുക:

പ്രമാണങ്ങൾ / വിഭവങ്ങൾ

intel F-Tile Interlaken FPGA IPDesign Example [pdf] ഉപയോക്തൃ ഗൈഡ് എഫ്-ടൈൽ ഇന്റർലേക്കൻ FPGA IPDesign Example

റഫറൻസുകൾ

• ഉപയോക്തൃ മാനുവൽ