ALINX ZYNQ FPGA ഡവലപ്മെന്റ് ബോർഡ് AC7Z020
പതിപ്പ് റെക്കോർഡ്
| പതിപ്പ് | തീയതി | റിലീസ് ചെയ്തത് | വിവരണം |
| റവ 1.0 | 2020-06-28 | റേച്ചൽ ഷൗ | ആദ്യ റിലീസ് |
AC7Z020 കോർ ബോർഡ് ആമുഖം
AC7Z020 (കോർ ബോർഡ് മോഡൽ, ചുവടെയുള്ളത്) FPGA കോർ ബോർഡ്, ZYNQ ചിപ്പ് XILINX കമ്പനിയായ ZYNQ7 സീരീസിന്റെ XC020Z2-400CLG7000I അടിസ്ഥാനമാക്കിയുള്ളതാണ്. ZYNQ ചിപ്പിന്റെ PS സിസ്റ്റം രണ്ട് ARM CortexTM-A9 പ്രോസസറുകൾ, AMBA® ഇന്റർകണക്‌റ്റുകൾ, ഇന്റേണൽ മെമ്മറി, എക്സ്റ്റേണൽ മെമ്മറി ഇന്റർഫേസുകൾ, പെരിഫറലുകൾ എന്നിവ സംയോജിപ്പിക്കുന്നു. ZYNQ ചിപ്പിന്റെ FPGA-ൽ പ്രോഗ്രാമബിൾ ലോജിക് സെല്ലുകൾ, DSP, ആന്തരിക റാം എന്നിവ അടങ്ങിയിരിക്കുന്നു.
ഈ കോർ ബോർഡ് രണ്ട് മൈക്രോണിന്റെ MT41K256M16TW-107 DDR3 ചിപ്പുകൾ ഉപയോഗിക്കുന്നു, അവയിൽ ഓരോന്നിനും 512MB ശേഷിയുണ്ട്; രണ്ട് DDR ചിപ്പുകളും സംയോജിപ്പിച്ച് 32-ബിറ്റ് ഡാറ്റാ ബസ് വീതിയും ZYNQ-നും DDR3-നും ഇടയിൽ 533Mhz വരെയുള്ള ഡാറ്റാ റീഡ് ആൻഡ് റൈറ്റ് ക്ലോക്ക് ഫ്രീക്വൻസി രൂപപ്പെടുന്നു; ഈ കോൺഫിഗറേഷന് സിസ്റ്റത്തിന്റെ ഉയർന്ന ബാൻഡ്‌വിഡ്ത്ത് ഡാറ്റ പ്രോസസ്സിംഗിന്റെ ആവശ്യങ്ങൾ നിറവേറ്റാൻ കഴിയും
കാരിയർ ബോർഡുമായി ബന്ധിപ്പിക്കുന്നതിന്, ഈ കോർ ബോർഡിന്റെ രണ്ട് ബോർഡ്-ടു-ബോർഡ് കണക്ടറുകൾ PS വശത്തുള്ള USB പോർട്ടുകൾ, ഗിഗാബിറ്റ് ഇഥർനെറ്റ് ഇന്റർഫേസുകൾ, SD കാർഡ് ഇന്റർഫേസുകൾ, ശേഷിക്കുന്ന മറ്റ് MIO പോർട്ടുകൾ (48) എന്നിവ ഉപയോഗിച്ച് വിപുലീകരിച്ചിരിക്കുന്നു. PL വശത്തുള്ള BANK122, BAN13, BANK34 എന്നിവയുടെ മിക്കവാറും എല്ലാ IO പോർട്ടുകളും (35), വ്യത്യസ്ത തലത്തിലുള്ള ഇന്റർഫേസുകൾക്കായുള്ള ഉപയോക്താവിന്റെ ആവശ്യകതകൾ നിറവേറ്റുന്നതിനായി കോർ ബോർഡിലെ LDO ചിപ്പ് മാറ്റിസ്ഥാപിച്ച് BANK34, BANK35 എന്നിവയുടെ IO ലെവലുകൾ പരിഷ്‌ക്കരിക്കാനാകും. . ധാരാളം IO ആവശ്യമുള്ള ഉപയോക്താക്കൾക്ക്, ഈ കോർ ബോർഡ് ഒരു നല്ല തിരഞ്ഞെടുപ്പായിരിക്കും. കൂടാതെ IO കണക്ഷൻ ഭാഗം, തുല്യ നീളവും ഡിഫറൻഷ്യൽ പ്രോസസ്സിംഗും തമ്മിലുള്ള ഇന്റർഫേസിലേക്കുള്ള ZYNQ ചിപ്പ്, കൂടാതെ കോർ ബോർഡ് വലുപ്പം 35 * 42 (മില്ലീമീറ്റർ) മാത്രമാണ്, ഇത് ദ്വിതീയ വികസനത്തിന് വളരെ അനുയോജ്യമാണ്.
ZYNQ ചിപ്പ്
FPGA കോർ ബോർഡ് AC7Z020 Xilinx-ന്റെ Zynq7000 സീരീസ് ചിപ്പ്, മൊഡ്യൂൾ XC7Z020-2CLG400I ഉപയോഗിക്കുന്നു. ചിപ്പിന്റെ PS സിസ്റ്റം രണ്ട് ARM Cortex™-A9 പ്രോസസറുകൾ, AMBA® ഇന്റർകണക്‌റ്റുകൾ, ഇന്റേണൽ മെമ്മറി, എക്സ്റ്റേണൽ മെമ്മറി ഇന്റർഫേസുകൾ, പെരിഫറലുകൾ എന്നിവ സംയോജിപ്പിക്കുന്നു. ഈ പെരിഫറലുകളിൽ പ്രധാനമായും USB ബസ് ഇന്റർഫേസ്, ഇഥർനെറ്റ്-ഇന്റർഫേസ്, SD/SDIO ഇന്റർഫേസ്, I2C ബസ് ഇന്റർഫേസ്, CAN ബസ് ഇന്റർഫേസ്, UART ഇന്റർഫേസ്, GPIO തുടങ്ങിയവ ഉൾപ്പെടുന്നു. PS-ന് സ്വതന്ത്രമായി പ്രവർത്തിക്കാനും പവർ ഓൺ അല്ലെങ്കിൽ റീസെറ്റ് ചെയ്യാനും കഴിയും. ZYNQ2 ചിപ്പിന്റെ മൊത്തത്തിലുള്ള ബ്ലോക്ക് ഡയഗ്രം ചിത്രം 1-7000 വിശദീകരിച്ചു.
പിഎസ് സിസ്റ്റം ഭാഗത്തിന്റെ പ്രധാന പാരാമീറ്ററുകൾ താഴെ പറയുന്നവയാണ്
- ARM ഡ്യുവൽ കോർ CortexA9-അധിഷ്ഠിത ആപ്ലിക്കേഷൻ പ്രോസസർ, ARM-v7 ആർക്കിടെക്ചർ, 1GHz വരെ
- 32KB ലെവൽ 1 നിർദ്ദേശവും ഒരു സിപിയുവിന് ഡാറ്റ കാഷെയും, 512കെബി ലെവൽ 2 കാഷെ 2 സിപിയു ഷെയറുകളും
- ഓൺ-ചിപ്പ് ബൂട്ട് റോമും 256KB ഓൺ-ചിപ്പ് റാമും
- ബാഹ്യ സ്റ്റോറേജ് ഇന്റർഫേസ്, പിന്തുണ 16/32 ബിറ്റ് DDR2, DDR3 ഇന്റർഫേസ്
- രണ്ട് ഗിഗാബിറ്റ് എൻഐസി പിന്തുണ: ഡൈവർജന്റ്-അഗ്രഗേറ്റ് ഡിഎംഎ, ജിഎംഐഐ, ആർജിഎംഐഐ, എസ്ജിഎംഐഐ ഇന്റർഫേസ്
- രണ്ട് USB2.0 OTG ഇന്റർഫേസുകൾ, ഓരോന്നും 12 നോഡുകൾ വരെ പിന്തുണയ്ക്കുന്നു
- രണ്ട് CAN2.0B ബസ് ഇന്റർഫേസുകൾ
- രണ്ട് SD കാർഡ്, SDIO, MMC അനുയോജ്യമായ കൺട്രോളറുകൾ
- 2 SPI-കൾ, 2 UART-കൾ, 2 I2C ഇന്റർഫേസുകൾ
- 4 ജോഡി 32ബിറ്റ് GPIO, 54 (32 + 22) PS സിസ്റ്റം IO ആയി, 64 PL-ലേക്ക് ബന്ധിപ്പിച്ചിരിക്കുന്നു
- PS-നും PS-നും PL-നും ഉള്ളിൽ ഉയർന്ന ബാൻഡ്‌വിഡ്ത്ത് കണക്ഷൻ
PL ലോജിക് ഭാഗത്തിന്റെ പ്രധാന പാരാമീറ്ററുകൾ ഇനിപ്പറയുന്നവയാണ്
- ലോജിക് സെല്ലുകൾ: 85K
- ലുക്ക്-അപ്പ്-ടേബിളുകൾ (LUTs): 53,200
- ഫ്ലിപ്പ് ഫ്ലോപ്പുകൾ: 106,400
- 18x25MACCകൾ: 220
- ബ്ലോക്ക് റാം: 4.9Mb
- ഓൺ-ചിപ്പ് വോള്യത്തിനായുള്ള രണ്ട് എഡി കൺവെർട്ടറുകൾtagഇ, ടെമ്പറേച്ചർ സെൻസിംഗ്, 17 എക്സ്റ്റേണൽ ഡിഫറൻഷ്യൽ ഇൻപുട്ട് ചാനലുകൾ, 1MBPS XC7Z020-2CLG400I ചിപ്പ് സ്പീഡ് ഗ്രേഡ് -2, ഇൻഡസ്ട്രിയൽ ഗ്രേഡ്, പാക്കേജ് BGA400, പിൻ പിച്ച് 0.8mm ആണ് ZYNQ7000 സീരീസിന്റെ നിർദ്ദിഷ്ട ചിപ്പ് മോഡൽ നിർവചനം ചിത്രം 2-ൽ കാണിച്ചിരിക്കുന്നു. 2
DDR3 DRAM
FPGA കോർ ബോർഡ് AC7Z020 രണ്ട് മൈക്രോൺ 512MB DDR3 SDRAM ചിപ്പുകൾ കൊണ്ട് സജ്ജീകരിച്ചിരിക്കുന്നു, മോഡൽ MT41K257M16TW-107 (Hinix H5TQ4G63AFR-PBI-യുമായി പൊരുത്തപ്പെടുന്നു). DDR3 SDRAM-ന്റെ മൊത്തം ബസ് വീതി 32bit ആണ്. DDR3 SDRAM പരമാവധി 533MHz വേഗതയിൽ പ്രവർത്തിക്കുന്നു (ഡാറ്റ നിരക്ക് 1066Mbps). DDR3 മെമ്മറി സിസ്റ്റം ZYNQ പ്രോസസ്സിംഗ് സിസ്റ്റത്തിന്റെ (PS) BANK 502-ന്റെ മെമ്മറി ഇന്റർഫേസുമായി നേരിട്ട് ബന്ധിപ്പിച്ചിരിക്കുന്നു. DDR3 SDRAM-ന്റെ നിർദ്ദിഷ്ട കോൺഫിഗറേഷൻ ചുവടെയുള്ള പട്ടിക 3-1 ൽ കാണിച്ചിരിക്കുന്നു:
| ബിറ്റ് നമ്പർ | ചിപ്പ് മോഡൽ | ശേഷി | ഫാക്ടറി |
| U8,U9 | MT41K256M16TW-107 | 256M x 16ബിറ്റ് | മൈക്രോൺ |
DDR3-ന്റെ ഹാർഡ്‌വെയർ രൂപകൽപ്പനയ്ക്ക് സിഗ്നൽ സമഗ്രതയുടെ കർശനമായ പരിഗണന ആവശ്യമാണ്. DDR3 ന്റെ ഉയർന്ന വേഗതയും സുസ്ഥിരവുമായ പ്രവർത്തനം ഉറപ്പാക്കാൻ സർക്യൂട്ട് ഡിസൈനിലെയും PCB ഡിസൈനിലെയും പൊരുത്തപ്പെടുന്ന റെസിസ്റ്റർ/ടെർമിനൽ പ്രതിരോധം, ട്രെയ്സ് ഇം‌പെഡൻസ് നിയന്ത്രണം, ട്രെയ്സ് ലെങ്ത് നിയന്ത്രണം എന്നിവ ഞങ്ങൾ പൂർണ്ണമായി പരിഗണിച്ചു. DDR3 DRAM-ന്റെ ഹാർഡ്‌വെയർ കണക്ഷൻ ചിത്രം 3-1-ൽ കാണിച്ചിരിക്കുന്നു: 
DDR3 DRAM പിൻ അസൈൻമെന്റ്
| സിഗ്നൽ നാമം | ZYNQ പിൻ നാമം | ZYNQ പിൻ നമ്പർ |
| DDR3_DQS0_P | PS_DDR_DQS_P0_502 | C2 |
| DDR3_DQS0_N | PS_DDR_DQS_N0_502 | B2 |
| DDR3_DQS1_P | PS_DDR_DQS_P1_502 | G2 |
| DDR3_DQS1_N | PS_DDR_DQS_N1_502 | F2 |
| DDR3_DQS2_P | PS_DDR_DQS_P2_502 | R2 |
| DDR3_DQS2_N | PS_DDR_DQS_N2_502 | T2 |
| DDR3_DQS3_P | PS_DDR_DQS_P3_502 | W5 |
| DDR3_DQS4_N | PS_DDR_DQS_N3_502 | W4 |
| DDR3_D0 | PS_DDR_DQ0_502 | C3 |
| DDR3_D1 | PS_DDR_DQ1_502 | B3 |
| DDR3_D2 | PS_DDR_DQ2_502 | A2 |
| DDR3_D3 | PS_DDR_DQ3_502 | A4 |
| DDR3_D4 | PS_DDR_DQ4_502 | D3 |
| DDR3_D5 | PS_DDR_DQ5_502 | D1 |
| DDR3_D6 | PS_DDR_DQ6_502 | C1 |
| DDR3_D7 | PS_DDR_DQ7_502 | E1 |
| DDR3_D8 | PS_DDR_DQ8_502 | E2 |
| DDR3_D9 | PS_DDR_DQ9_502 | E3 |
| DDR3_D10 | PS_DDR_DQ10_502 | G3 |
| DDR3_D11 | PS_DDR_DQ11_502 | H3 |
| DDR3_D12 | PS_DDR_DQ12_502 | J3 |
| DDR3_D13 | PS_DDR_DQ13_502 | H2 |
| DDR3_D14 | PS_DDR_DQ14_502 | H1 |
| DDR3_D15 | PS_DDR_DQ15_502 | J1 |
| DDR3_D16 | PS_DDR_DQ16_502 | P1 |
| DDR3_D17 | PS_DDR_DQ17_502 | P3 |
| DDR3_D18 | PS_DDR_DQ18_502 | R3 |
| DDR3_D19 | PS_DDR_DQ19_502 | R1 |
| DDR3_D20 | PS_DDR_DQ20_502 | T4 |
| DDR3_D21 | PS_DDR_DQ21_502 | U4 |
| DDR3_D22 | PS_DDR_DQ22_502 | U2 |
| DDR3_D23 | PS_DDR_DQ23_502 | U3 |
| DDR3_D24 | PS_DDR_DQ24_502 | V1 |
| DDR3_D25 | PS_DDR_DQ25_502 | Y3 |
| DDR3_D26 | PS_DDR_DQ26_502 | W1 |
| DDR3_D27 | PS_DDR_DQ27_502 | Y4 |
| DDR3_D28 | PS_DDR_DQ28_502 | Y2 |
| DDR3_D29 | PS_DDR_DQ29_502 | W3 |
| DDR3_D30 | PS_DDR_DQ30_502 | V2 |
| DDR3_D31 | PS_DDR_DQ31_502 | V3 |
| DDR3_DM0 | PS_DDR_DM0_502 | A1 |
| DDR3_DM1 | PS_DDR_DM1_502 | F1 |
| DDR3_DM2 | PS_DDR_DM2_502 | T1 |
| DDR3_DM3 | PS_DDR_DM3_502 | Y1 |
| DDR3_A0 | PS_DDR_A0_502 | N2 |
| DDR3_A1 | PS_DDR_A1_502 | K2 |
| DDR3_A2 | PS_DDR_A2_502 | M3 |
| DDR3_A3 | PS_DDR_A3_502 | K3 |
| DDR3_A4 | PS_DDR_A4_502 | M4 |
| DDR3_A5 | PS_DDR_A5_502 | L1 |
| DDR3_A6 | PS_DDR_A6_502 | L4 |
| DDR3_A7 | PS_DDR_A7_502 | K4 |
| DDR3_A8 | PS_DDR_A8_502 | K1 |
| DDR3_A9 | PS_DDR_A9_502 | J4 |
| DDR3_A10 | PS_DDR_A10_502 | F5 |
| DDR3_A11 | PS_DDR_A11_502 | G4 |
| DDR3_A12 | PS_DDR_A12_502 | E4 |
| DDR3_A13 | PS_DDR_A13_502 | D4 |
| DDR3_A14 | PS_DDR_A14_502 | F4 |
| DDR3_BA0 | PS_DDR_BA0_502 | L5 |
| DDR3_BA1 | PS_DDR_BA1_502 | R4 |
| DDR3_BA2 | PS_DDR_BA2_502 | J5 |
| DDR3_S0 | PS_DDR_CS_B_502 | N1 |
| DDR3_RAS | PS_DDR_RAS_B_502 | P4 |
| DDR3_CAS | PS_DDR_CAS_B_502 | P5 |
| DDR3_WE | PS_DDR_WE_B_502 | M5 |
| DDR3_ODT | PS_DDR_ODT_502 | N5 |
| DDR3_RESET | PS_DDR_DRST_B_502 | B4 |
| DDR3_CLK0_P | PS_DDR_CKP_502 | L2 |
| DDR3_CLK0_N | PS_DDR_CKN_502 | M2 |
| DDR3_CKE | PS_DDR_CKE_502 | N3 |
QSPI ഫ്ലാഷ്
FPGA കോർ ബോർഡ് AC7Z020 ഒരു 256MBit Quad-SPI ഫ്ലാഷ് ചിപ്പ് കൊണ്ട് സജ്ജീകരിച്ചിരിക്കുന്നു, ഫ്ലാഷ് മോഡൽ W25Q256FVEI ആണ്, ഇത് 3.3V CMOS വോളിയം ഉപയോഗിക്കുന്നു.tagഇ സ്റ്റാൻഡേർഡ്. QSPI ഫ്ലാഷിന്റെ അസ്ഥിര സ്വഭാവം കാരണം, സിസ്റ്റത്തിന്റെ ബൂട്ട് ഇമേജ് സംഭരിക്കുന്നതിന് സിസ്റ്റത്തിനുള്ള ഒരു ബൂട്ട് ഉപകരണമായി ഇത് ഉപയോഗിക്കാം. ഈ ചിത്രങ്ങളിൽ പ്രധാനമായും FPGA ബിറ്റ് ഉൾപ്പെടുന്നു files, ARM ആപ്ലിക്കേഷൻ കോഡ്, മറ്റ് ഉപയോക്തൃ ഡാറ്റ എന്നിവ fileഎസ്. QSPI ഫ്ലാഷിന്റെ നിർദ്ദിഷ്ട മോഡലുകളും അനുബന്ധ പാരാമീറ്ററുകളും പട്ടിക 4-1 ൽ കാണിച്ചിരിക്കുന്നു.
| സ്ഥാനം | മോഡൽ | ശേഷി | ഫാക്ടറി |
| U15 | W25Q256FVEI | 32M ബൈറ്റ് | വിൻബോണ്ട് |
ZYNQ ചിപ്പിന്റെ PS വിഭാഗത്തിലെ BANK500-ന്റെ GPIO പോർട്ടിലേക്ക് QSPI ഫ്ലാഷ് ബന്ധിപ്പിച്ചിരിക്കുന്നു. സിസ്റ്റം ഡിസൈനിൽ, ഈ PS പോർട്ടുകളുടെ GPIO പോർട്ട് ഫംഗ്ഷനുകൾ QSPI ഫ്ലാഷ് ഇന്റർഫേസായി കോൺഫിഗർ ചെയ്യേണ്ടതുണ്ട്. ചിത്രം 4-1 സ്കീമാറ്റിക്കിൽ QSPI ഫ്ലാഷ് കാണിക്കുന്നു. 
ചിപ്പ് പിൻ അസൈൻമെന്റുകൾ കോൺഫിഗർ ചെയ്യുക
| സിഗ്നൽ നാമം | ZYNQ പിൻ നാമം | ZYNQ പിൻ നമ്പർ |
| QSPI_SCK | PS_MIO6_500 | A5 |
| QSPI_CS | PS_MIO1_500 | A7 |
| QSPI_D0 | PS_MIO2_500 | B8 |
| QSPI_D1 | PS_MIO3_500 | D6 |
| QSPI_D2 | PS_MIO4_500 | B7 |
| QSPI_D3 | PS_MIO5_500 | A6 |
ക്ലോക്ക് കോൺഫിഗറേഷൻ
AC7Z020 കോർ ബോർഡ് PS സിസ്റ്റത്തിന് ഒരു സജീവ ക്ലോക്ക് നൽകുന്നു, അങ്ങനെ PS സിസ്റ്റത്തിന് സ്വതന്ത്രമായി പ്രവർത്തിക്കാൻ കഴിയും. PS സിസ്റ്റം ക്ലോക്ക് ഉറവിടം ZYNQ ചിപ്പ് കോർ ബോർഡിലെ X33.333333 ക്രിസ്റ്റലിലൂടെ PS ഭാഗത്തിന് 1MHz ക്ലോക്ക് ഇൻപുട്ട് നൽകുന്നു. ZYNQ ചിപ്പ് BANK500-ന്റെ PS_CLK_500 പിന്നിലേക്ക് ക്ലോക്ക് ഇൻപുട്ട് ബന്ധിപ്പിച്ചിരിക്കുന്നു. അതിന്റെ സ്കീമാറ്റിക് ഡയഗ്രം ചിത്രം 2-5-1 ൽ കാണിച്ചിരിക്കുന്നു:
ക്ലോക്ക് പിൻ അസൈൻമെന്റ്
| സിഗ്നൽ നാമം | ZYNQ പിൻ |
| PS_CLK_500 | E7 |
വൈദ്യുതി വിതരണം
വൈദ്യുതി വിതരണം വോള്യംtagAC7Z020 കോർ ബോർഡിന്റെ e, DC5V ആണ്, ഇത് കാരിയർ ബോർഡുമായി ബന്ധിപ്പിച്ച് വിതരണം ചെയ്യുന്നു. കൂടാതെ, BANK34, BANK35 എന്നിവയുടെ ശക്തിയും കാരിയർ ബോർഡ് വഴിയാണ് നൽകുന്നത്. കോർ ബോർഡിലെ പവർ സപ്ലൈ ഡിസൈനിന്റെ സ്കീമാറ്റിക് ഡയഗ്രം ചിത്രം 2-6-1 ൽ കാണിച്ചിരിക്കുന്നു: 
FPGA ഡെവലപ്‌മെന്റ് ബോർഡ് + 5V ആണ് പവർ ചെയ്യുന്നത്, ഇത് + 1.0V, + 1.8V, + 1.5V, + 3.3V നാല് DC / DC പവർ ചിപ്പുകൾ വഴി നാല് പവർ സപ്ലൈകളാക്കി മാറ്റുന്നു. + 1.0V ന്റെ ഔട്ട്‌പുട്ട് കറന്റ് 6A, + 1.8V, + 1.5V പവർ ഔട്ട്‌പുട്ട് കറന്റ് 3A, + 3.3V ഔട്ട്‌പുട്ട് കറന്റ് 500mA എന്നിവയിൽ എത്താം. FPGA BANK29, BANK4 എന്നിവയിലേക്ക് വൈദ്യുതി എത്തിക്കാൻ J34 ന് 35 പിന്നുകൾ വീതമുണ്ട്. സ്ഥിരസ്ഥിതി 3.3V ആണ്. ബാക്ക്‌പ്ലെയിനിൽ VCCIO34, VCCIO35 എന്നിവ മാറ്റുന്നതിലൂടെ ഉപയോക്താക്കൾക്ക് BANK34, BANK35 എന്നിവയുടെ ശക്തി മാറ്റാനാകും. 1.5V VTT, VREF വോളിയം സൃഷ്ടിക്കുന്നുtagTI-യുടെ TPS3 വഴി DDR51206 ആവശ്യപ്പെടുന്നു. ഓരോ വൈദ്യുതി വിതരണത്തിന്റെയും പ്രവർത്തനങ്ങൾ ഇനിപ്പറയുന്ന പട്ടികയിൽ കാണിച്ചിരിക്കുന്നു:
| വൈദ്യുതി വിതരണം | ഫംഗ്ഷൻ |
| +1.0V | ZYNQ PS, PL വിഭാഗം കോർ വോളിയംtage |
| +1.8V | ZYNQ PS, PL ഭാഗിക സഹായ വോള്യംtage
BANK501 IO വാല്യംtage |
| +3.3V | VCCIO, QSIP ഫ്ലാഷ്, ZYNQ Bank0, Bank500, Bank13 ന്റെ ക്ലോക്ക് ക്രിസ്റ്റൽ |
| +1.5V | DDR3, ZYNQ ബാങ്ക്501 |
| VREF,VTT(+0.75V) | DDR3 |
| VCCIO34/35 | ബാങ്ക്34, ബാങ്ക്35 |
ZYNQ FPGA-യുടെ പവർ സപ്ലൈക്ക് പവർ-ഓൺ സീക്വൻസ് ആവശ്യകതകൾ ഉള്ളതിനാൽ, സർക്യൂട്ട് ഡിസൈനിൽ, ചിപ്പിന്റെ പവർ ആവശ്യകതകൾക്കനുസരിച്ച് ഞങ്ങൾ രൂപകൽപ്പന ചെയ്തിട്ടുണ്ട്. ചിപ്പിന്റെ സാധാരണ പ്രവർത്തനം ഉറപ്പാക്കാൻ +1.0V->+1.8V->(+1.5 V, +3.3V, VCCIO) സർക്യൂട്ട് ഡിസൈൻ ആണ് പവർ-ഓൺ സീക്വൻസ്. BANK34, BANK35 എന്നിവയുടെ ലെവൽ മാനദണ്ഡങ്ങൾ കാരിയർ ബോർഡ് നൽകുന്ന പവർ സപ്ലൈ കൊണ്ടാണ് നിർണ്ണയിക്കുന്നത്, ഏറ്റവും ഉയർന്നത് 3.3V ആണ്. കോർ ബോർഡിന് VCCIO34, VCCIO35 പവർ നൽകുന്നതിന് നിങ്ങൾ കാരിയർ ബോർഡ് രൂപകൽപ്പന ചെയ്യുമ്പോൾ, പവർ-ഓൺ സീക്വൻസ് + 5V-നേക്കാൾ വേഗത കുറവാണ്.
AC7Z010 കോർ ബോർഡ് സൈസ് ഡൈമൻഷൻ
ബോർഡ് ടു ബോർഡ് കണക്ടറുകൾ പിൻ അസൈൻമെന്റ്
കോർ ബോർഡിന് ആകെ രണ്ട് ഹൈ സ്പീഡ് എക്സ്പാൻഷൻ പോർട്ടുകളുണ്ട്. കാരിയർ ബോർഡുമായി ബന്ധിപ്പിക്കുന്നതിന് ഇത് രണ്ട് 120-പിൻ ഇന്റർ-ബോർഡ് കണക്ടറുകൾ (J29/J30) ഉപയോഗിക്കുന്നു. ബോർഡ് കണക്ടറിലേക്കുള്ള ബോർഡിന്റെ PIN സ്‌പെയ്‌സിംഗ് 0.5mm ആണ്, അവയിൽ J29 5V പവർ, VCCIO പവർ ഇൻപുട്ട്, ചില IO സിഗ്നലുകൾ, J എന്നിവയുമായി ബന്ധിപ്പിച്ചിരിക്കുന്നു.TAG സിഗ്നലുകൾ, ശേഷിക്കുന്ന IO സിഗ്നലുകൾ, MIO എന്നിവയുമായി J30 ബന്ധിപ്പിച്ചിരിക്കുന്നു. കണക്ടറിലെ VCCIO ഇൻപുട്ടൺ ക്രമീകരിച്ചുകൊണ്ട് BANK34, BANK35 എന്നിവയുടെ IO ലെവൽ മാറ്റാൻ കഴിയും, ഉയർന്ന ലെവൽ 3.3V കവിയരുത്. ഞങ്ങൾ രൂപകൽപ്പന ചെയ്ത AX7Z010 കാരിയർ ബോർഡ് സ്ഥിരസ്ഥിതിയായി 3.3V ആണ്. AC13Z7 കോർ ബോർഡിന് BANK020-ന്റെ IO ലഭ്യമല്ല എന്നത് ശ്രദ്ധിക്കുക.
ബോർഡ് കണക്ടറിലേക്കുള്ള ബോർഡിന്റെ പിൻ അസൈൻമെന്റ് J29
| J29 പിൻ | സിഗ്നൽ നാമം | ZYNQ പിൻ | J29 പിൻ | സിഗ്നൽ നാമം | ZYNQ പിൻ |
| 1 | VCC5V | – | 2 | VCC5V | – |
| 3 | VCC5V | – | 4 | VCC5V | – |
| 5 | VCC5V | – | 6 | VCC5V | – |
| 7 | VCC5V | – | 8 | VCC5V | – |
| 9 | ജിഎൻഡി | – | 10 | ജിഎൻഡി | – |
| 11 | VCCIO_34 | – | 12 | VCCIO_35 | – |
| 13 | VCCIO_34 | – | 14 | VCCIO_35 | – |
| 15 | VCCIO_34 | – | 16 | VCCIO_35 | – |
| 17 | VCCIO_34 | – | 18 | VCCIO_35 | – |
| 19 | ജിഎൻഡി | – | 20 | ജിഎൻഡി | – |
| 21 | IO34_L10P | V15 | 22 | IO34_L7P | Y16 |
| 23 | IO34_L10N | W15 | 24 | IO34_L7N | Y17 |
| 25 | IO34_L15N | U20 | 26 | IO34_L17P | Y18 |
| 27 | IO34_L15P | T20 | 28 | IO34_L17N | Y19 |
| 29 | ജിഎൻഡി | – | 30 | ജിഎൻഡി | – |
| 31 | IO34_L9N | U17 | 32 | IO34_L8P | W14 |
| 33 | IO34_L9P | T16 | 34 | IO34_L8N | Y14 |
| 35 | IO34_L12N | U19 | 36 | IO34_L3P | U13 |
| 37 | IO34_L12P | U18 | 38 | IO34_L3N | V13 |
| 39 | ജിഎൻഡി | – | 40 | ജിഎൻഡി | – |
| 41 | IO34_L14N | P20 | 42 | IO34_L21N | V18 |
| 43 | IO34_L14P | N20 | 44 | IO34_L21P | V17 |
| 45 | IO34_L16N | W20 | 46 | IO34_L18P | V16 |
| 47 | IO34_L16P | V20 | 48 | IO34_L18N | W16 |
| 49 | ജിഎൻഡി | – | 50 | ജിഎൻഡി | – |
| 51 | IO34_L22N | W19 | 52 | IO34_L23P | N17 |
| 53 | IO34_L22P | W18 | 54 | IO34_L23N | P18 |
| 55 | IO34_L20N | R18 | 56 | IO34_L13N | P19 |
| 57 | IO34_L20P | T17 | 58 | IO34_L13P | N18 |
| 59 | ജിഎൻഡി | – | 60 | ജിഎൻഡി | – |
| 61 | IO34_L19N | R17 | 62 | IO34_L11N | U15 |
| 63 | IO34_L19P | R16 | 64 | IO34_L11P | U14 |
| 65 | IO34_L24P | P15 | 66 | IO34_L5N | T15 |
| 67 | IO34_L24N | P16 | 68 | IO34_L5P | T14 |
| 69 | ജിഎൻഡി | – | 70 | ജിഎൻഡി | – |
| 71 | IO34_L4P | V12 | 72 | IO34_L2N | U12 |
| 73 | IO34_L4N | W13 | 74 | IO34_L2P | T12 |
| 75 | IO34_L1P | T11 | 76 | IO34_L6N | R14 |
| 77 | IO34_L1N | T10 | 78 | IO34_L6P | P14 |
| 79 | ജിഎൻഡി | – | 80 | ജിഎൻഡി | – |
| 81 | IO13_L13P | Y7 | 82 | IO13_L21P | V11 |
| 83 | IO13_L13N | Y6 | 84 | IO13_L21N | V10 |
| 85 | IO13_L11N | V7 | 86 | IO13_L14N | Y8 |
| 87 | IO13_L11P | U7 | 88 | IO13_L14P | Y9 |
| 89 | ജിഎൻഡി | – | 90 | ജിഎൻഡി | – |
| 91 | IO13_L19N | U5 | 92 | IO13_L22N | W6 |
| 93 | IO13_L19P | T5 | 94 | IO13_L22P | V6 |
| 95 | IO13_L16P | W10 | 96 | IO13_L15P | V8 |
| 97 | IO13_L16N | W9 | 98 | IO13_L15N | W8 |
| 99 | ജിഎൻഡി | – | 100 | ജിഎൻഡി | – |
| 101 | IO13_L17P | U9 | 102 | IO13_L20P | Y12 |
| 103 | IO13_L17N | U8 | 104 | IO13_L20N | Y13 |
| 105 | IO13_L18P | W11 | 106 | IO13_L12N | U10 |
| 107 | IO13_L18N | Y11 | 108 | IO13_L12P | T9 |
| 109 | ജിഎൻഡി | – | 110 | ജിഎൻഡി | – |
| 111 | FPGA_TCK | F9 | 112 | VP | K9 |
| 113 | FPGA_TMS | J6 | 114 | VN | L10 |
| 115 | FPGA_TDO | F6 | 116 | PS_POR_B | C7 |
| 117 | FPGA_TDI | G6 | 118 | FPGA_DONE | R11 |
ബോർഡ് കണക്ടറിലേക്കുള്ള ബോർഡിന്റെ പിൻ അസൈൻമെന്റ് J30
| J30 പിൻ | സിഗ്നൽ നാമം | ZYNQ പിൻ | J30 പിൻ | സിഗ്നൽ നാമം | ZYNQ
പിൻ |
| 1 | IO35_L1P | C20 | 2 | IO35_L15N | F20 |
| 3 | IO35_L1N | B20 | 4 | IO35_L15P | F19 |
| 5 | IO35_L18N | G20 | 6 | IO35_L5P | E18 |
| 7 | IO35_L18P | G19 | 8 | IO35_L5N | E19 |
| 9 | ജിഎൻഡി | T13 | 10 | ജിഎൻഡി | T13 |
| 11 | IO35_L10N | J19 | 12 | IO35_L3N | D18 |
| 13 | IO35_L10P | K19 | 14 | IO35_L3P | E17 |
| 15 | IO35_L2N | A20 | 16 | IO35_L4P | D19 |
| 17 | IO35_L2P | B19 | 18 | IO35_L4N | D20 |
| 19 | ജിഎൻഡി | T13 | 20 | ജിഎൻഡി | T13 |
| 21 | IO35_L8P | M17 | 22 | IO35_L9N | L20 |
| 23 | IO35_L8N | M18 | 24 | IO35_L9P | L19 |
| 25 | IO35_L7P | M19 | 26 | IO35_L6P | F16 |
| 27 | IO35_L7N | M20 | 28 | IO35_L6N | F17 |
| 29 | ജിഎൻഡി | T13 | 30 | ജിഎൻഡി | T13 |
| 31 | IO35_L17N | H20 | 32 | IO35_L16N | G18 |
| 33 | IO35_L17P | J20 | 34 | IO35_L16P | G17 |
| 35 | IO35_L19N | G15 | 36 | IO35_L13N | H17 |
| 37 | IO35_L19P | H15 | 38 | IO35_L13P | H16 |
| 39 | ജിഎൻഡി | T13 | 40 | ജിഎൻഡി | T13 |
| 41 | IO35_L12N | K18 | 42 | IO35_L14N | H18 |
| 43 | IO35_L12P | K17 | 44 | IO35_L14P | J18 |
| 45 | IO35_L24N | J16 | 46 | IO35_L20P | K14 |
| 47 | IO35_L24P | K16 | 48 | IO35_L20N | J14 |
| 49 | ജിഎൻഡി | T13 | 50 | ജിഎൻഡി | T13 |
| 51 | IO35_L21N | N16 | 52 | IO35_L11P | L16 |
| 53 | IO35_L21P | N15 | 54 | IO35_L11N | L17 |
| 55 | IO35_L22N | L15 | 56 | IO35_L23P | M14 |
| 57 | IO35_L22P | L14 | 58 | IO35_L23N | M15 |
| 59 | ജിഎൻഡി | T13 | 60 | ജിഎൻഡി | T13 |
| 61 | PS_MIO22 | B17 | 62 | PS_MIO50 | B13 |
| 63 | PS_MIO27 | D13 | 64 | PS_MIO45 | B15 |
| 65 | PS_MIO23 | D11 | 66 | PS_MIO46 | D16 |
| 67 | PS_MIO24 | A16 | 68 | PS_MIO41 | C17 |
| 69 | ജിഎൻഡി | T13 | 70 | ജിഎൻഡി | T13 |
| 71 | PS_MIO25 | F15 | 72 | PS_MIO7 | D8 |
| 73 | PS_MIO26 | A15 | 74 | PS_MIO12 | D9 |
| 75 | PS_MIO21 | F14 | 76 | PS_MIO10 | E9 |
| 77 | PS_MIO16 | A19 | 78 | PS_MIO11 | C6 |
| 79 | ജിഎൻഡി | T13 | 80 | ജിഎൻഡി | T13 |
| 81 | PS_MIO20 | A17 | 82 | PS_MIO9 | B5 |
| 83 | PS_MIO19 | D10 | 84 | PS_MIO14 | C5 |
| 85 | PS_MIO18 | B18 | 86 | PS_MIO8 | D5 |
| 87 | PS_MIO17 | E14 | 88 | PS_MIO0 | E6 |
| 89 | ജിഎൻഡി | T13 | 90 | ജിഎൻഡി | T13 |
| 91 | PS_MIO39 | C18 | 92 | PS_MIO13 | E8 |
| 93 | PS_MIO38 | E13 | 94 | PS_MIO47 | B14 |
| 95 | PS_MIO37 | A10 | 96 | PS_MIO48 | B12 |
| 97 | PS_MIO28 | C16 | 98 | PS_MIO49 | C12 |
| 99 | ജിഎൻഡി | T13 | 100 | ജിഎൻഡി | T13 |
| 101 | PS_MIO35 | F12 | 102 | PS_MIO52 | C10 |
| 103 | PS_MIO34 | A12 | 104 | PS_MIO51 | B9 |
| 105 | PS_MIO33 | D15 | 106 | PS_MIO40 | D14 |
| 107 | PS_MIO32 | A14 | 108 | PS_MIO44 | F13 |
| 109 | ജിഎൻഡി | T13 | 110 | ജിഎൻഡി | T13 |
| 111 | PS_MIO31 | E16 | 112 | PS_MIO15 | C8 |
| 113 | PS_MIO36 | A11 | 114 | PS_MIO42 | E12 |
| 115 | PS_MIO29 | C13 | 116 | PS_MIO43 | A9 |
| 117 | PS_MIO30 | C15 | 118 | PS_MIO53 | C11 |
| 119 | QSPI_D3_PS_MIO5 | A6 | 120 | QSPI_D2_PS_MIO4 | B7 |
പ്രമാണങ്ങൾ / വിഭവങ്ങൾ
 |
ALINX ZYNQ FPGA ഡവലപ്മെന്റ് ബോർഡ് AC7Z020 [pdf] ഉപയോക്തൃ മാനുവൽ ZYNQ FPGA ഡെവലപ്‌മെന്റ് ബോർഡ് AC7Z020, ZYNQ FPGA ഡെവലപ്‌മെന്റ് ബോർഡ്, ബോർഡ് AC7Z020 |
