ഇൻ്റൽ ലോഗോ25G ഇഥർനെറ്റ് Intel® FPGA IP റിലീസ് കുറിപ്പുകൾ
ഉപയോക്തൃ ഗൈഡ്

ഉള്ളടക്കം മറയ്ക്കുക
1 25G ഇഥർനെറ്റ് ഇന്റൽ FPGA IP റിലീസ് കുറിപ്പുകൾ (Intel Agilex ഡിവൈസുകൾ)
2 25G ഇഥർനെറ്റ് ഇന്റൽ FPGA IP റിലീസ് കുറിപ്പുകൾ (Intel Stratix 10 ഉപകരണങ്ങൾ)
3 25G ഇഥർനെറ്റ് ഇന്റൽ FPGA IP റിലീസ് കുറിപ്പുകൾ (Intel Arria 10 ഉപകരണങ്ങൾ)
4 പ്രമാണങ്ങൾ / വിഭവങ്ങൾ
4.1 റഫറൻസുകൾ

25G ഇഥർനെറ്റ് ഇന്റൽ FPGA IP റിലീസ് കുറിപ്പുകൾ (Intel Agilex ഡിവൈസുകൾ)

Intel® FPGA IP പതിപ്പുകൾ v19.1 വരെയുള്ള Intel Quartus® Prime Design Suite സോഫ്റ്റ്‌വെയർ പതിപ്പുകളുമായി പൊരുത്തപ്പെടുന്നു. ഇന്റൽ ക്വാർട്ടസ് പ്രൈം ഡിസൈൻ സ്യൂട്ട് സോഫ്‌റ്റ്‌വെയർ പതിപ്പ് 19.2 മുതൽ, ഇന്റൽ എഫ്‌പിജിഎ ഐപിക്ക് ഒരു പുതിയ പതിപ്പിംഗ് സ്കീം ഉണ്ട്.
Intel FPGA IP പതിപ്പ് (XYZ) നമ്പർ ഓരോ Intel Quartus Prime സോഫ്‌റ്റ്‌വെയർ പതിപ്പിലും മാറാം. ഇതിൽ ഒരു മാറ്റം:

  • X എന്നത് IP-യുടെ ഒരു പ്രധാന പുനരവലോകനം സൂചിപ്പിക്കുന്നു. നിങ്ങൾ ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സോഫ്‌റ്റ്‌വെയർ അപ്‌ഡേറ്റ് ചെയ്യുകയാണെങ്കിൽ, നിങ്ങൾ ഐപി പുനഃസൃഷ്ടിക്കണം.
  • ഐപിയിൽ പുതിയ സവിശേഷതകൾ ഉൾപ്പെടുന്നുവെന്ന് Y സൂചിപ്പിക്കുന്നു. ഈ പുതിയ സവിശേഷതകൾ ഉൾപ്പെടുത്താൻ നിങ്ങളുടെ ഐപി പുനഃസൃഷ്ടിക്കുക.
  • ഐപിയിൽ ചെറിയ മാറ്റങ്ങൾ ഉൾപ്പെടുന്നുവെന്ന് Z സൂചിപ്പിക്കുന്നു. ഈ മാറ്റങ്ങൾ ഉൾപ്പെടുത്താൻ നിങ്ങളുടെ ഐപി പുനഃസൃഷ്ടിക്കുക.

1.1 25G ഇഥർനെറ്റ് ഇന്റൽ FPGA IP v1.0.0
പട്ടിക 1. v1.0.0 2022.09.26

ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പതിപ്പ് വിവരണം ആഘാതം
22.3 Intel Agilex™ F-tile ഉപകരണ കുടുംബത്തിനുള്ള പിന്തുണ ചേർത്തു.
• 25G സ്പീഡ് നിരക്ക് മാത്രമേ പിന്തുണയ്ക്കൂ.
• 1588 പ്രിസിഷൻ ടൈം പ്രോട്ടോക്കോൾ പിന്തുണയ്ക്കുന്നില്ല.		 —

ഇന്റൽ കോർപ്പറേഷൻ. എല്ലാ അവകാശങ്ങളും നിക്ഷിപ്തം. ഇന്റൽ, ഇന്റൽ ലോഗോ, മറ്റ് ഇന്റൽ മാർക്കുകൾ എന്നിവ ഇന്റൽ കോർപ്പറേഷന്റെയോ അതിന്റെ അനുബന്ധ സ്ഥാപനങ്ങളുടെയോ വ്യാപാരമുദ്രകളാണ്. ഇന്റലിന്റെ സ്റ്റാൻഡേർഡ് വാറന്റിക്ക് അനുസൃതമായി അതിന്റെ FPGA, അർദ്ധചാലക ഉൽപ്പന്നങ്ങളുടെ പ്രകടനം നിലവിലെ സ്പെസിഫിക്കേഷനുകളിലേക്ക് Intel വാറന്റ് ചെയ്യുന്നു, എന്നാൽ അറിയിപ്പ് കൂടാതെ ഏത് സമയത്തും ഏത് ഉൽപ്പന്നങ്ങളിലും സേവനങ്ങളിലും മാറ്റങ്ങൾ വരുത്താനുള്ള അവകാശം നിക്ഷിപ്തമാണ്. Intel രേഖാമൂലം രേഖാമൂലം സമ്മതിച്ചതല്ലാതെ ഇവിടെ വിവരിച്ചിരിക്കുന്ന ഏതെങ്കിലും വിവരങ്ങളുടെയോ ഉൽപ്പന്നത്തിന്റെയോ സേവനത്തിന്റെയോ ആപ്ലിക്കേഷനിൽ നിന്നോ ഉപയോഗത്തിൽ നിന്നോ ഉണ്ടാകുന്ന ഉത്തരവാദിത്തമോ ബാധ്യതയോ Intel ഏറ്റെടുക്കുന്നില്ല. ഏതെങ്കിലും പ്രസിദ്ധീകരിച്ച വിവരങ്ങളെ ആശ്രയിക്കുന്നതിന് മുമ്പും ഉൽപ്പന്നങ്ങൾക്കോ ​​സേവനങ്ങൾക്കോ ​​​​ഓർഡറുകൾ നൽകുന്നതിനുമുമ്പ് ഉപകരണ സവിശേഷതകളുടെ ഏറ്റവും പുതിയ പതിപ്പ് നേടുന്നതിന് ഇന്റൽ ഉപഭോക്താക്കളോട് നിർദ്ദേശിക്കുന്നു. *മറ്റ് പേരുകളും ബ്രാൻഡുകളും മറ്റുള്ളവരുടെ സ്വത്തായി അവകാശപ്പെടാം.
ഐഎസ്ഒ
9001:2015
രജിസ്റ്റർ ചെയ്തു

25G ഇഥർനെറ്റ് ഇന്റൽ FPGA IP റിലീസ് കുറിപ്പുകൾ (Intel Stratix 10 ഉപകരണങ്ങൾ)

ഒരു നിർദ്ദിഷ്‌ട ഐപി പതിപ്പിന് റിലീസ് നോട്ട് ലഭ്യമല്ലെങ്കിൽ, ആ പതിപ്പിൽ ഐപിക്ക് മാറ്റങ്ങളൊന്നുമില്ല. v18.1 വരെയുള്ള IP അപ്‌ഡേറ്റ് റിലീസുകളെക്കുറിച്ചുള്ള വിവരങ്ങൾക്ക്, Intel Quartus Prime Design Suite Update Release Notes കാണുക.
Intel FPGA IP പതിപ്പുകൾ v19.1 വരെയുള്ള Intel Quartus Prime Design Suite സോഫ്റ്റ്‌വെയർ പതിപ്പുകളുമായി പൊരുത്തപ്പെടുന്നു. Intel Quartus Prime Design Suite സോഫ്റ്റ്‌വെയർ പതിപ്പ് 19.2, Intel-ൽ ആരംഭിക്കുന്നു
FPGA IP-ക്ക് ഒരു പുതിയ പതിപ്പിംഗ് സ്കീം ഉണ്ട്.
Intel FPGA IP പതിപ്പ് (XYZ) നമ്പർ ഓരോ Intel Quartus Prime സോഫ്‌റ്റ്‌വെയർ പതിപ്പിലും മാറാം. ഇതിൽ ഒരു മാറ്റം:

  • X എന്നത് IP-യുടെ ഒരു പ്രധാന പുനരവലോകനം സൂചിപ്പിക്കുന്നു. നിങ്ങൾ ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സോഫ്‌റ്റ്‌വെയർ അപ്‌ഡേറ്റ് ചെയ്യുകയാണെങ്കിൽ, നിങ്ങൾ ഐപി പുനഃസൃഷ്ടിക്കണം.
  • ഐപിയിൽ പുതിയ സവിശേഷതകൾ ഉൾപ്പെടുന്നുവെന്ന് Y സൂചിപ്പിക്കുന്നു. ഈ പുതിയ സവിശേഷതകൾ ഉൾപ്പെടുത്താൻ നിങ്ങളുടെ ഐപി പുനഃസൃഷ്ടിക്കുക.
  • ഐപിയിൽ ചെറിയ മാറ്റങ്ങൾ ഉൾപ്പെടുന്നുവെന്ന് Z സൂചിപ്പിക്കുന്നു. ഈ മാറ്റങ്ങൾ ഉൾപ്പെടുത്താൻ നിങ്ങളുടെ ഐപി പുനഃസൃഷ്ടിക്കുക.

ബന്ധപ്പെട്ട വിവരങ്ങൾ

  • ഇന്റൽ ക്വാർട്ടസ് പ്രൈം ഡിസൈൻ സ്യൂട്ട് അപ്‌ഡേറ്റ് റിലീസ് കുറിപ്പുകൾ
  • 25G ഇഥർനെറ്റ് ഇന്റൽ സ്ട്രാറ്റിക്സ്®10 FPGA IP ഉപയോക്തൃ ഗൈഡ് ആർക്കൈവുകൾ
  • 25G ഇഥർനെറ്റ് ഇന്റൽ സ്ട്രാറ്റിക്സ്® 10 FPGA IP ഡിസൈൻ എക്സ്ample യൂസർ ഗൈഡ് ആർക്കൈവ്സ്
  • നോളജ് ബേസിൽ 25G ഇഥർനെറ്റ് ഇന്റൽ FPGA IP-യ്‌ക്കുള്ള പിശക്

2.1 25G ഇഥർനെറ്റ് ഇന്റൽ FPGA IP v19.4.1
പട്ടിക 2. v19.4.1 2020.12.14

ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പതിപ്പ് വിവരണം ആഘാതം
20.4 VLAN ഫ്രെയിമുകളിലെ ദൈർഘ്യ പരിശോധന അപ്ഡേറ്റ്:
• 25G ഇഥർനെറ്റ് ഇന്റൽ FPGA IP-യുടെ മുൻ പതിപ്പുകളിൽ, ഇനിപ്പറയുന്ന വ്യവസ്ഥകൾ പാലിക്കുമ്പോൾ വലിയ ഫ്രെയിം പിശക് ഉറപ്പിക്കുന്നു:
1. VLAN
എ. VLAN കണ്ടെത്തൽ പ്രവർത്തനക്ഷമമാക്കി.
ബി. പരമാവധി TX/RX ഫ്രെയിം നീളവും 1 മുതൽ 4 ഒക്‌റ്ററ്റുകളും വരെ നീളമുള്ള ഫ്രെയിമുകൾ IP കൈമാറുന്നു/സ്വീകരിക്കുന്നു.
2. SVLAN
എ. SVLAN കണ്ടെത്തൽ പ്രവർത്തനക്ഷമമാക്കി.
ബി. പരമാവധി TX/RX ഫ്രെയിം നീളവും 1 മുതൽ 8 ഒക്‌റ്ററ്റുകളും വരെ നീളമുള്ള ഫ്രെയിമുകൾ IP കൈമാറുന്നു/സ്വീകരിക്കുന്നു.
• ഈ പതിപ്പിൽ, ഈ സ്വഭാവം ശരിയാക്കാൻ IP അപ്ഡേറ്റ് ചെയ്തിട്ടുണ്ട്.		 —
നിലവിലില്ലാത്ത വിലാസങ്ങളിലേക്ക് വായിക്കുമ്പോൾ Avalon മെമ്മറി-മാപ്പ് ചെയ്‌ത സമയപരിധി തടയുന്നതിന് status_* ഇന്റർഫേസിലേക്കുള്ള Avalon® മെമ്മറി-മാപ്പ് ചെയ്ത ഇന്റർഫേസ് ആക്‌സസ് അപ്‌ഡേറ്റുചെയ്‌തു:
• 25G ഇഥർനെറ്റ് ഇന്റൽ FPGA IP-യുടെ മുൻ പതിപ്പുകളിൽ, Avalon മെമ്മറി-മാപ്പ് ചെയ്ത ഇന്റർഫേസ്, സ്റ്റാറ്റസ്_* ഇന്റർഫേസിൽ നിലവിലില്ലാത്ത വിലാസങ്ങളിലേക്ക് റീഡ് ചെയ്യുന്നു, Avalon മെമ്മറിമാപ്പ് ചെയ്ത മാസ്റ്ററുടെ അഭ്യർത്ഥന കാലഹരണപ്പെടുന്നതുവരെ status_waitrequest ഉറപ്പിക്കും. നിലവിലില്ലാത്ത ഒരു വിലാസം ആക്‌സസ് ചെയ്യുമ്പോൾ വെയിറ്റ്‌റെക്വസ്റ്റ് ഹോൾഡ് ചെയ്യാതിരിക്കാനുള്ള പ്രശ്‌നം ഇപ്പോൾ പരിഹരിച്ചു.		 —
RS-FEC പ്രവർത്തനക്ഷമമാക്കിയ വകഭേദങ്ങൾ ഇപ്പോൾ 100% ത്രൂപുട്ടിനെ പിന്തുണയ്ക്കുന്നു. —

2.2 25G ഇഥർനെറ്റ് ഇന്റൽ FPGA IP v19.4.0
പട്ടിക 3. v19.4.0 2019.12.16

ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പതിപ്പ് വിവരണം ആഘാതം
19.4 rx_am_lock സ്വഭാവ മാറ്റം:
• 25G ഇഥർനെറ്റ് ഇന്റൽ FPGA IP-യുടെ മുൻ പതിപ്പുകളിൽ, rx_am_lock സിഗ്നൽ എല്ലാ വേരിയന്റുകളിലും rx_block_lock പോലെ തന്നെ പ്രവർത്തിക്കുന്നു.
• ഈ പതിപ്പിൽ, ഐപിയുടെ RSFEC പ്രവർത്തനക്ഷമമാക്കിയ വകഭേദങ്ങൾക്കായി, വിന്യാസം പൂട്ടുമ്പോൾ rx_am_lock ഇപ്പോൾ ഉറപ്പിക്കുന്നു. RSFEC അല്ലാത്ത വേരിയന്റുകൾക്ക്, rx_am_lock ഇപ്പോഴും rx_block_lock പോലെ തന്നെ പ്രവർത്തിക്കുന്നു.		 ഇന്റർഫേസ് സിഗ്നൽ, rx_am_lock, RSFEC- പ്രാപ്തമാക്കിയ വേരിയന്റുകളുടെ മുൻ പതിപ്പുകളിൽ നിന്ന് വ്യത്യസ്തമായി പ്രവർത്തിക്കുന്നു.
പാക്കേജിന്റെ RX MAC സ്റ്റാർട്ട് അപ്ഡേറ്റ് ചെയ്തു:
• മുൻ പതിപ്പുകളിൽ, ഒരു പാക്കറ്റിന്റെ ആരംഭം നിർണ്ണയിക്കാൻ ഒരു START പ്രതീകം മാത്രമേ RX MAC പരിശോധിക്കൂ.
• ഈ പതിപ്പിൽ, സ്റ്റാർട്ട് ഓഫ് ഫ്രെയിം ഡിലിമിറ്ററിനായി (SFD) ഇൻകമിംഗ് പാക്കറ്റുകൾക്കായി RX MAC ഇപ്പോൾ സ്ഥിരസ്ഥിതിയായി START പ്രതീകത്തിന് പുറമെ പരിശോധിക്കുന്നു.
• ആമുഖം പാസ്-ത്രൂ മോഡ് പ്രവർത്തനക്ഷമമാക്കിയിട്ടുണ്ടെങ്കിൽ, ഇഷ്‌ടാനുസൃത ആമുഖം അനുവദിക്കുന്നതിന് START പ്രതീകത്തിനായി മാത്രം MAC പരിശോധിക്കുന്നു.		 —
ആമുഖ പരിശോധന പ്രവർത്തനക്ഷമമാക്കാൻ ഒരു പുതിയ രജിസ്റ്റർ ചേർത്തു:
• RX MAC രജിസ്റ്ററുകളിൽ, ആമുഖം പരിശോധിക്കുന്നത് പ്രവർത്തനക്ഷമമാക്കുന്നതിന് ഓഫ്സെറ്റ് 0x50A [4] എന്നതിലെ രജിസ്റ്റർ 1-ലേക്ക് എഴുതാം. ആമുഖം പാസ്-ത്രൂ പ്രവർത്തനക്ഷമമാക്കുമ്പോൾ ഈ രജിസ്‌റ്റർ ഒരു "ഡോണ്ട് കെയർ" ആണ്.		 —

2.3 25G ഇഥർനെറ്റ് ഇന്റൽ FPGA IP v19.3.0
പട്ടിക 4. v19.3.0 2019.09.30

ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പതിപ്പ് വിവരണം ആഘാതം
19.3 ഒരു MAC+PCS+PMA വേരിയന്റിനായി, ട്രാൻസ്‌സിവർ റാപ്പർ മൊഡ്യൂളിന്റെ പേര് ഇപ്പോൾ ചലനാത്മകമായി ജനറേറ്റ് ചെയ്‌തിരിക്കുന്നു. ഒരു സിസ്റ്റത്തിൽ ഐപിയുടെ ഒന്നിലധികം സംഭവങ്ങൾ ഉപയോഗിക്കുകയാണെങ്കിൽ അനാവശ്യ മൊഡ്യൂളുകളുടെ കൂട്ടിയിടി ഇത് തടയുന്നു. —

2.4 25G ഇഥർനെറ്റ് ഇന്റൽ FPGA IP v19.2.0
പട്ടിക 5. v19.2.0 2019.07.01

ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പതിപ്പ് വിവരണം ആഘാതം
19.2 ഡിസൈൻ എക്സിample 25G ഇഥർനെറ്റ് ഇന്റൽ FPGA IP:
• Intel Stratix 10 L-Tile GX ട്രാൻസ്‌സിവർ സിഗ്നൽ ഇന്റഗ്രിറ്റി ഡെവലപ്‌മെന്റ് കിറ്റിൽ നിന്ന് Intel Stratix® 10 ഉപകരണങ്ങൾക്കായുള്ള ടാർഗെറ്റ് ഡെവലപ്‌മെന്റ് കിറ്റ് ഓപ്‌ഷൻ Intel Stratix 10 10 GX സിഗ്നൽ ഇന്റഗ്രിറ്റി എൽ-ടൈലിലേക്ക് അപ്‌ഡേറ്റ് ചെയ്‌തു (പ്രൊഡക്ഷൻ)
വികസന കിറ്റ്.		 —

2.5 25G ഇഥർനെറ്റ് ഇന്റൽ FPGA IP v19.1
പട്ടിക 6. v19.1 ഏപ്രിൽ 2019

വിവരണം ആഘാതം
ഒരു പുതിയ ഫീച്ചർ ചേർത്തു-RX PMA അഡാപ്റ്റേഷനായി അഡാപ്റ്റീവ് മോഡ്:
• ഒരു പുതിയ പാരാമീറ്റർ ചേർത്തു-RX PMA CTLE/DFE മോഡിനായി ഓട്ടോ അഡാപ്റ്റേഷൻ ട്രിഗറിംഗ് പ്രവർത്തനക്ഷമമാക്കുക.		 ഈ മാറ്റങ്ങൾ ഓപ്ഷണൽ ആണ്. നിങ്ങളുടെ ഐപി കോർ അപ്‌ഗ്രേഡ് ചെയ്യുന്നില്ലെങ്കിൽ, അതിന് ഈ പുതിയ ഫീച്ചർ ഇല്ല.
ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോ എഡിഷൻ സോഫ്‌റ്റ്‌വെയറിലെ ഇന്റൽ റീബ്രാൻഡിംഗ് അനുസരിച്ച് നേറ്റീവ് PHY ഡീബഗ് മാസ്റ്റർ എൻഡ്‌പോയിന്റ് (NPDME) പ്രവർത്തനക്ഷമമാക്കാൻ Altera ഡീബഗ് മാസ്റ്റർ എൻഡ്‌പോയിന്റ് (ADME) എന്ന പാരാമീറ്റർ പ്രവർത്തനക്ഷമമാക്കുക. ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സ്റ്റാൻഡേർഡ് എഡിഷൻ സോഫ്‌റ്റ്‌വെയർ ഇപ്പോഴും പ്രവർത്തനക്ഷമമാക്കുക Altera Debug Master Endpoint (ADME) ഉപയോഗിക്കുന്നു. —

2.6 25G ഇഥർനെറ്റ് ഇന്റൽ FPGA IP v18.1
പട്ടിക 7. പതിപ്പ് 18.1 സെപ്റ്റംബർ 2018

വിവരണം ആഘാതം
ഒരു പുതിയ ഫീച്ചർ ചേർത്തു-ഇലക്റ്റീവ് പിഎംഎ:
• ഒരു പുതിയ പാരാമീറ്റർ ചേർത്തു-കോർ വേരിയന്റുകൾ.		 ഈ മാറ്റങ്ങൾ ഓപ്ഷണൽ ആണ്. നിങ്ങളുടെ ഐപി കോർ അപ്‌ഗ്രേഡ് ചെയ്യുന്നില്ലെങ്കിൽ, അതിന് ഈ പുതിയ സവിശേഷതകൾ ഇല്ല.
• 1588 പ്രിസിഷൻ ടൈം പ്രോട്ടോക്കോൾ ഇന്റർഫേസിനായി ഒരു പുതിയ സിഗ്നൽ ചേർത്തു—latency_sclk.
ഡിസൈൻ എക്സിample 25G ഇഥർനെറ്റ് ഇന്റൽ FPGA IP:
Intel Stratix 10 ഉപകരണങ്ങൾക്കായുള്ള ടാർഗെറ്റ് ഡെവലപ്‌മെന്റ് കിറ്റ് ഓപ്‌ഷൻ Stratix 10 GX FPGA ഡെവലപ്‌മെന്റ് കിറ്റിൽ നിന്ന് സ്ട്രാറ്റിക്സ് 10 L-Tile GX ട്രാൻസ്‌സിവർ സിഗ്നൽ ഇന്റഗ്രിറ്റി ഡെവലപ്‌മെന്റ് കിറ്റായി പുനർനാമകരണം ചെയ്‌തു.		 —

ബന്ധപ്പെട്ട വിവരങ്ങൾ

  • 25G ഇഥർനെറ്റ് ഇന്റൽ സ്ട്രാറ്റിക്സ് 10 FPGA IP ഉപയോക്തൃ ഗൈഡ്
  • 25G ഇഥർനെറ്റ് ഇന്റൽ സ്ട്രാറ്റിക്സ് 10 FPGA IP ഡിസൈൻ എക്സ്ampലെ ഉപയോക്തൃ ഗൈഡ്
  • നോളജ് ബേസിൽ 25G ഇഥർനെറ്റ് ഐപി കോറിനുള്ള പിശക്

2.7 25G ഇഥർനെറ്റ് ഇന്റൽ FPGA IP v18.0
പട്ടിക 8. പതിപ്പ് 18.0 മെയ് 2018

വിവരണം ആഘാതം
ഇന്റൽ സ്ട്രാറ്റിക്സ് 10 ഉപകരണങ്ങൾക്കുള്ള പ്രാരംഭ റിലീസ്. —

2.8 25G ഇഥർനെറ്റ് ഇന്റൽ സ്ട്രാറ്റിക്സ് 10 FPGA IP ഉപയോക്തൃ ഗൈഡ് ആർക്കൈവുകൾ
IP പതിപ്പുകൾ v19.1 വരെയുള്ള ഇന്റൽ ക്വാർട്ടസ് പ്രൈം ഡിസൈൻ സ്യൂട്ട് സോഫ്‌റ്റ്‌വെയർ പതിപ്പുകൾക്ക് സമാനമാണ്. ഇന്റൽ ക്വാർട്ടസ് പ്രൈം ഡിസൈൻ സ്യൂട്ട് സോഫ്‌റ്റ്‌വെയർ പതിപ്പ് 19.2 അല്ലെങ്കിൽ അതിനുശേഷമുള്ളതിൽ നിന്ന്, ഐപി കോറുകൾക്ക് ഒരു പുതിയ ഐപി പതിപ്പിംഗ് സ്കീം ഉണ്ട്.
ഒരു IP കോർ പതിപ്പ് ലിസ്റ്റുചെയ്തിട്ടില്ലെങ്കിൽ, മുമ്പത്തെ IP കോർ പതിപ്പിനുള്ള ഉപയോക്തൃ ഗൈഡ് ബാധകമാണ്.

ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പതിപ്പ് IP കോർ പതിപ്പ് ഉപയോക്തൃ ഗൈഡ്
20.3 19.4.0 25G ഇഥർനെറ്റ് ഇന്റൽ സ്ട്രാറ്റിക്സ് 10 FPGA IP ഉപയോക്തൃ ഗൈഡ്
20.1 19.4.0 25G ഇഥർനെറ്റ് ഇന്റൽ സ്ട്രാറ്റിക്സ് 10 FPGA IP ഉപയോക്തൃ ഗൈഡ്
19.4 19.4.0 25G ഇഥർനെറ്റ് ഇന്റൽ സ്ട്രാറ്റിക്സ് 10 FPGA IP ഉപയോക്തൃ ഗൈഡ്
19.3 19.3.0 25G ഇഥർനെറ്റ് ഇന്റൽ സ്ട്രാറ്റിക്സ് 10 FPGA IP ഉപയോക്തൃ ഗൈഡ്
19.2 19.2.0 25G ഇഥർനെറ്റ് ഇന്റൽ സ്ട്രാറ്റിക്സ് 10 FPGA IP ഉപയോക്തൃ ഗൈഡ്
19.1 19.1 25G ഇഥർനെറ്റ് ഇന്റൽ സ്ട്രാറ്റിക്സ് 10 FPGA IP ഉപയോക്തൃ ഗൈഡ്
18.1 18.1 25G ഇഥർനെറ്റ് ഇന്റൽ സ്ട്രാറ്റിക്സ് 10 FPGA IP ഉപയോക്തൃ ഗൈഡ്
18.0 18.0 25G ഇഥർനെറ്റ് ഇന്റൽ സ്ട്രാറ്റിക്സ് 10 FPGA IP ഉപയോക്തൃ ഗൈഡ്

2.9 25G ഇഥർനെറ്റ് ഇന്റൽ സ്ട്രാറ്റിക്സ് 10 FPGA IP ഡിസൈൻ എക്സ്ample യൂസർ ഗൈഡ് ആർക്കൈവ്സ്
IP പതിപ്പുകൾ v19.1 വരെയുള്ള ഇന്റൽ ക്വാർട്ടസ് പ്രൈം ഡിസൈൻ സ്യൂട്ട് സോഫ്‌റ്റ്‌വെയർ പതിപ്പുകൾക്ക് സമാനമാണ്. ഇന്റൽ ക്വാർട്ടസ് പ്രൈം ഡിസൈൻ സ്യൂട്ട് സോഫ്‌റ്റ്‌വെയർ പതിപ്പ് 19.2 അല്ലെങ്കിൽ അതിനുശേഷമുള്ളതിൽ നിന്ന്, ഐപി കോറുകൾക്ക് ഒരു പുതിയ ഐപി പതിപ്പിംഗ് സ്കീം ഉണ്ട്.
ഒരു IP കോർ പതിപ്പ് ലിസ്റ്റുചെയ്തിട്ടില്ലെങ്കിൽ, മുമ്പത്തെ IP കോർ പതിപ്പിനുള്ള ഉപയോക്തൃ ഗൈഡ് ബാധകമാണ്.

ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പതിപ്പ് IP കോർ പതിപ്പ് ഉപയോക്തൃ ഗൈഡ്
19.1 19.1 25G ഇഥർനെറ്റ് ഇന്റൽ സ്ട്രാറ്റിക്സ് 10 FPGA IP ഡിസൈൻ എക്സ്ampലെ ഉപയോക്തൃ ഗൈഡ്
18.1 18.1 25G ഇഥർനെറ്റ് ഇന്റൽ സ്ട്രാറ്റിക്സ് 10 FPGA IP ഡിസൈൻ എക്സ്ampലെ ഉപയോക്തൃ ഗൈഡ്
18.0 18.0 25G ഇഥർനെറ്റ് ഇന്റൽ സ്ട്രാറ്റിക്സ് 10 FPGA IP ഡിസൈൻ എക്സ്ampലെ ഉപയോക്തൃ ഗൈഡ്

25G ഇഥർനെറ്റ് ഇന്റൽ FPGA IP റിലീസ് കുറിപ്പുകൾ (Intel Arria 10 ഉപകരണങ്ങൾ)

ഒരു നിർദ്ദിഷ്‌ട ഐപി പതിപ്പിന് റിലീസ് നോട്ട് ലഭ്യമല്ലെങ്കിൽ, ആ പതിപ്പിൽ ഐപിക്ക് മാറ്റങ്ങളൊന്നുമില്ല. v18.1 വരെയുള്ള IP അപ്‌ഡേറ്റ് റിലീസുകളെക്കുറിച്ചുള്ള വിവരങ്ങൾക്ക്, Intel Quartus Prime Design Suite Update Release Notes കാണുക.
Intel FPGA IP പതിപ്പുകൾ v19.1 വരെയുള്ള Intel Quartus Prime Design Suite സോഫ്റ്റ്‌വെയർ പതിപ്പുകളുമായി പൊരുത്തപ്പെടുന്നു. ഇന്റൽ ക്വാർട്ടസ് പ്രൈം ഡിസൈൻ സ്യൂട്ട് സോഫ്‌റ്റ്‌വെയർ പതിപ്പ് 19.2 മുതൽ, ഇന്റൽ എഫ്‌പിജിഎ ഐപിക്ക് ഒരു പുതിയ പതിപ്പിംഗ് സ്കീം ഉണ്ട്.
Intel FPGA IP പതിപ്പ് (XYZ) നമ്പർ ഓരോ Intel Quartus Prime സോഫ്‌റ്റ്‌വെയർ പതിപ്പിലും മാറാം. ഇതിൽ ഒരു മാറ്റം:

  • X എന്നത് IP-യുടെ ഒരു പ്രധാന പുനരവലോകനം സൂചിപ്പിക്കുന്നു. നിങ്ങൾ ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സോഫ്‌റ്റ്‌വെയർ അപ്‌ഡേറ്റ് ചെയ്യുകയാണെങ്കിൽ, നിങ്ങൾ ഐപി പുനഃസൃഷ്ടിക്കണം.
  • ഐപിയിൽ പുതിയ സവിശേഷതകൾ ഉൾപ്പെടുന്നുവെന്ന് Y സൂചിപ്പിക്കുന്നു. ഈ പുതിയ സവിശേഷതകൾ ഉൾപ്പെടുത്താൻ നിങ്ങളുടെ ഐപി പുനഃസൃഷ്ടിക്കുക.
  • ഐപിയിൽ ചെറിയ മാറ്റങ്ങൾ ഉൾപ്പെടുന്നുവെന്ന് Z സൂചിപ്പിക്കുന്നു. ഈ മാറ്റങ്ങൾ ഉൾപ്പെടുത്താൻ നിങ്ങളുടെ ഐപി പുനഃസൃഷ്ടിക്കുക.

ബന്ധപ്പെട്ട വിവരങ്ങൾ

  • ഇന്റൽ ക്വാർട്ടസ് പ്രൈം ഡിസൈൻ സ്യൂട്ട് അപ്‌ഡേറ്റ് റിലീസ് കുറിപ്പുകൾ
  • 25G ഇഥർനെറ്റ് ഇന്റൽ Arria® 10 FPGA IP ഉപയോക്തൃ ഗൈഡ്
  • 25G ഇഥർനെറ്റ് ഇന്റൽ Arria® 10 FPGA IP ഡിസൈൻ എക്സ്ampലെ ഉപയോക്തൃ ഗൈഡ്
  • നോളജ് ബേസിൽ 25G ഇഥർനെറ്റ് ഇന്റൽ FPGA IP-യ്‌ക്കുള്ള പിശക്

3.1 25G ഇഥർനെറ്റ് ഇന്റൽ FPGA IP v19.4.1
പട്ടിക 9. v19.4.1 2020.12.14

ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പതിപ്പ് വിവരണം ആഘാതം
20.4 VLAN ഫ്രെയിമുകളിലെ ദൈർഘ്യ പരിശോധന അപ്ഡേറ്റ്:
• 25G ഇഥർനെറ്റ് ഇന്റൽ FPGA IP-യുടെ മുൻ പതിപ്പുകളിൽ, ഇനിപ്പറയുന്ന വ്യവസ്ഥകൾ പാലിക്കുമ്പോൾ വലിയ ഫ്രെയിം പിശക് ഉറപ്പിക്കുന്നു:
1. VLAN
എ. VLAN കണ്ടെത്തൽ പ്രവർത്തനക്ഷമമാക്കി.
ബി. പരമാവധി TX/RX ഫ്രെയിം നീളവും 1 മുതൽ 4 ഒക്‌റ്ററ്റുകളും വരെ നീളമുള്ള ഫ്രെയിമുകൾ IP കൈമാറുന്നു/സ്വീകരിക്കുന്നു.
2. SVLAN
എ. SVLAN കണ്ടെത്തൽ പ്രവർത്തനക്ഷമമാക്കി.
ബി. പരമാവധി TX/RX ഫ്രെയിം നീളവും 1 മുതൽ 8 ഒക്‌റ്ററ്റുകളും വരെ നീളമുള്ള ഫ്രെയിമുകൾ IP കൈമാറുന്നു/സ്വീകരിക്കുന്നു.
• ഈ പതിപ്പിൽ, ഈ സ്വഭാവം ശരിയാക്കാൻ IP അപ്ഡേറ്റ് ചെയ്തിട്ടുണ്ട്.		 —
നിലവിലില്ലാത്ത വിലാസങ്ങളിലേക്ക് വായിക്കുമ്പോൾ അവലോൺ മെമ്മറി-മാപ്പ് ചെയ്‌ത സമയപരിധി തടയുന്നതിന് സ്റ്റാറ്റസ്_* ഇന്റർഫേസിലേക്കുള്ള അവലോൺ മെമ്മറി-മാപ്പ് ചെയ്ത ഇന്റർഫേസ് ആക്‌സസ് അപ്‌ഡേറ്റുചെയ്‌തു:
• നിലവിലില്ലാത്ത വിലാസം സ്റ്റാറ്റസ്_* ഇന്റർഫേസിൽ ആക്‌സസ് ചെയ്യുമ്പോൾ, വെയിറ്റ്‌റെക്വസ്റ്റ് ഡി-അസേർട്ട് ചെയ്യുന്നതിനായി IP അപ്‌ഡേറ്റ് ചെയ്യപ്പെടുന്നു.

3.2 25G ഇഥർനെറ്റ് ഇന്റൽ FPGA IP v19.4.0
പട്ടിക 10. v19.4.0 2019.12.16

ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പതിപ്പ് വിവരണം ആഘാതം
19.4 rx_am_lock സ്വഭാവ മാറ്റം:
• 25G ഇഥർനെറ്റ് ഇന്റൽ FPGA IP-യുടെ മുൻ പതിപ്പുകളിൽ, rx_am_lock സിഗ്നൽ എല്ലാ വേരിയന്റുകളിലും rx_block_lock പോലെ തന്നെ പ്രവർത്തിക്കുന്നു.
• ഈ പതിപ്പിൽ, ഐപിയുടെ RSFEC പ്രവർത്തനക്ഷമമാക്കിയ വകഭേദങ്ങൾക്കായി, വിന്യാസം പൂട്ടുമ്പോൾ rx_am_lock ഇപ്പോൾ ഉറപ്പിക്കുന്നു. RSFEC അല്ലാത്ത വേരിയന്റുകൾക്ക്, rx_am_lock ഇപ്പോഴും rx_block_lock പോലെ തന്നെ പ്രവർത്തിക്കുന്നു.		 ഇന്റർഫേസ് സിഗ്നൽ, rx_am_lock, RSFEC- പ്രാപ്തമാക്കിയ വേരിയന്റുകളുടെ മുൻ പതിപ്പുകളിൽ നിന്ന് വ്യത്യസ്തമായി പ്രവർത്തിക്കുന്നു.
പാക്കേജിന്റെ RX MAC സ്റ്റാർട്ട് അപ്ഡേറ്റ് ചെയ്തു:
• മുൻ പതിപ്പുകളിൽ, ഒരു പാക്കറ്റിന്റെ ആരംഭം നിർണ്ണയിക്കാൻ ഒരു START പ്രതീകം മാത്രമേ RX MAC പരിശോധിക്കൂ.
• ഈ പതിപ്പിൽ, സ്റ്റാർട്ട് ഓഫ് ഫ്രെയിം ഡിലിമിറ്ററിനായി (SFD) ഇൻകമിംഗ് പാക്കറ്റുകൾക്കായി RX MAC ഇപ്പോൾ സ്ഥിരസ്ഥിതിയായി START പ്രതീകത്തിന് പുറമെ പരിശോധിക്കുന്നു.
• ആമുഖം പാസ്-ത്രൂ മോഡ് പ്രവർത്തനക്ഷമമാക്കിയിട്ടുണ്ടെങ്കിൽ, ഇഷ്‌ടാനുസൃത ആമുഖം അനുവദിക്കുന്നതിന് START പ്രതീകത്തിനായി മാത്രം MAC പരിശോധിക്കുന്നു.		 —
ആമുഖ പരിശോധന പ്രവർത്തനക്ഷമമാക്കാൻ ഒരു പുതിയ രജിസ്റ്റർ ചേർത്തു:
• RX MAC രജിസ്റ്ററുകളിൽ, ആമുഖം പരിശോധിക്കുന്നത് പ്രവർത്തനക്ഷമമാക്കുന്നതിന് ഓഫ്സെറ്റ് 0x50A [4] എന്നതിലെ രജിസ്റ്റർ 1-ലേക്ക് എഴുതാം. ആമുഖം പാസ്-ത്രൂ പ്രവർത്തനക്ഷമമാക്കുമ്പോൾ ഈ രജിസ്‌റ്റർ ഒരു "ഡോണ്ട് കെയർ" ആണ്.		 —

3.3 25G ഇഥർനെറ്റ് ഇന്റൽ FPGA IP v19.1
പട്ടിക 11. v19.1 ഏപ്രിൽ 2019

വിവരണം ആഘാതം
ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോ എഡിഷൻ സോഫ്‌റ്റ്‌വെയറിലെ ഇന്റൽ റീബ്രാൻഡിംഗ് അനുസരിച്ച് നേറ്റീവ് PHY ഡീബഗ് മാസ്റ്റർ എൻഡ്‌പോയിന്റ് (NPDME) പ്രവർത്തനക്ഷമമാക്കാൻ Altera ഡീബഗ് മാസ്റ്റർ എൻഡ്‌പോയിന്റ് (ADME) എന്ന പാരാമീറ്റർ പ്രവർത്തനക്ഷമമാക്കുക. ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സ്റ്റാൻഡേർഡ് എഡിഷൻ സോഫ്‌റ്റ്‌വെയർ ഇപ്പോഴും പ്രവർത്തനക്ഷമമാക്കുക Altera Debug Master Endpoint (ADME) ഉപയോഗിക്കുന്നു. —

3.4 25G ഇഥർനെറ്റ് IP കോർ v17.0
പട്ടിക 12. പതിപ്പ് 17.0 മെയ് 2017

വിവരണം ആഘാതം
സ്റ്റാറ്റിസ്റ്റിക്സ് രജിസ്റ്ററുകൾ വായിക്കാൻ ഷാഡോ ഫീച്ചർ ചേർത്തു.
• TX സ്റ്റാറ്റിസ്റ്റിക്സ് രജിസ്റ്ററുകളിൽ, ഓഫ്സെറ്റ് 0x845-ലെ CLEAR_TX_STATS രജിസ്റ്ററിന് പകരം പുതിയ CNTR_TX_CONFIG രജിസ്റ്റർ. പുതിയ രജിസ്റ്റർ എല്ലാ TX സ്റ്റാറ്റിസ്റ്റിക്സ് രജിസ്റ്ററുകളും മായ്‌ക്കുന്ന ബിറ്റിലേക്ക് ഒരു ഷാഡോ അഭ്യർത്ഥനയും ഒരു പാരിറ്റി-എറർ ക്ലിയർ ബിറ്റും ചേർക്കുന്നു. ഓഫ്‌സെറ്റ് 0x846-ൽ പുതിയ CNTR_RX_STATUS രജിസ്‌റ്റർ ചേർത്തു, അതിൽ ഒരു പാരിറ്റി-എറർ ബിറ്റും ഷാഡോ അഭ്യർത്ഥനയ്‌ക്കായി ഒരു സ്റ്റാറ്റസ് ബിറ്റും ഉൾപ്പെടുന്നു.
• RX സ്റ്റാറ്റിസ്റ്റിക്സ് രജിസ്റ്ററുകളിൽ, ഓഫ്സെറ്റ് 0x945-ലെ CLEAR_RX_STATS രജിസ്റ്ററിന് പകരം പുതിയ CNTR_RX_CONFIG രജിസ്റ്ററിലേക്ക് മാറ്റി. പുതിയ രജിസ്റ്റർ ബിറ്റിലേക്ക് ഒരു ഷാഡോ അഭ്യർത്ഥനയും പാരിറ്റി-എറർ ക്ലിയർ ബിറ്റും ചേർക്കുന്നു.
അത് എല്ലാ TX സ്റ്റാറ്റിസ്റ്റിക്സ് രജിസ്റ്ററുകളും മായ്‌ക്കുന്നു. ഓഫ്‌സെറ്റ് 0x946-ൽ പുതിയ CNTR_TX_STATUS രജിസ്റ്റർ ചേർത്തു, അതിൽ ഉൾപ്പെടുന്നു
ഷാഡോ അഭ്യർത്ഥനയ്ക്കായി ഒരു പാരിറ്റി-എറർ ബിറ്റും സ്റ്റാറ്റസ് ബിറ്റും.		 സ്റ്റാറ്റിസ്റ്റിക്സ് കൗണ്ടർ റീഡുകളിൽ മെച്ചപ്പെട്ട വിശ്വാസ്യതയെ പുതിയ ഫീച്ചർ പിന്തുണയ്ക്കുന്നു. ഒരു സ്റ്റാറ്റിസ്റ്റിക്സ് കൌണ്ടർ വായിക്കാൻ, ആദ്യം ആ രജിസ്റ്ററുകൾക്കായി (RX അല്ലെങ്കിൽ TX) ഷാഡോ അഭ്യർത്ഥന ബിറ്റ് സജ്ജമാക്കുക, തുടർന്ന് രജിസ്റ്ററിന്റെ ഒരു സ്നാപ്പ്ഷോട്ടിൽ നിന്ന് വായിക്കുക. ഷാഡോ ഫീച്ചർ പ്രാബല്യത്തിലായിരിക്കുമ്പോൾ റീഡ് മൂല്യങ്ങൾ വർദ്ധിക്കുന്നത് നിർത്തുന്നു, എന്നാൽ അടിസ്ഥാന കൗണ്ടറുകൾ വർദ്ധിക്കുന്നത് തുടരുന്നു. നിങ്ങൾ അഭ്യർത്ഥന പുനഃസജ്ജീകരിച്ചതിന് ശേഷം, കൗണ്ടറുകൾ അവരുടെ ശേഖരിച്ച മൂല്യങ്ങൾ പുനരാരംഭിക്കുന്നു. കൂടാതെ, പുതിയ രജിസ്റ്റർ ഫീൽഡുകളിൽ പാരിറ്റിയർ സ്റ്റാറ്റസും ക്ലിയർ ബിറ്റുകളും ഉൾപ്പെടുന്നു.
IEEE 108by-ന്റെ ഇപ്പോൾ അന്തിമമാക്കിയ ക്ലോസ് 802.3-ന് അനുസൃതമായി RS-FEC അലൈൻമെന്റ് മാർക്കർ ഫോർമാറ്റ് പരിഷ്‌ക്കരിച്ചു
സ്പെസിഫിക്കേഷൻ. മുമ്പ് RS-FEC ഫീച്ചർ IEEE-ന് മുമ്പുള്ള 25G/50G കൺസോർഷ്യം ഷെഡ്യൂൾ 3-ന് അനുസരിച്ചിരുന്നു.
സ്പെസിഫിക്കേഷൻ അന്തിമമാക്കൽ.		 RX RS-FEC ഇപ്പോൾ പഴയതും പുതിയതുമായ അലൈൻമെന്റ് മാർക്കറുകൾ കണ്ടെത്തി ലോക്ക് ചെയ്യുന്നു, എന്നാൽ TX RS-FEC പുതിയ IEEE അലൈൻമെന്റ് മാർക്കർ ഫോർമാറ്റ് മാത്രമാണ് സൃഷ്ടിക്കുന്നത്.

ബന്ധപ്പെട്ട വിവരങ്ങൾ

  • 25G ഇഥർനെറ്റ് IP കോർ ഉപയോക്തൃ ഗൈഡ്
  • നോളജ് ബേസിൽ 25G ഇഥർനെറ്റ് ഐപി കോറിനുള്ള പിശക്

3.5 25G ഇഥർനെറ്റ് IP കോർ v16.1
പട്ടിക 13. പതിപ്പ് 16.1 ഒക്ടോബർ 2016

വിവരണം ആഘാതം
Intel FPGA IP ലൈബ്രറിയിൽ പ്രാരംഭ റിലീസ്. —

ബന്ധപ്പെട്ട വിവരങ്ങൾ

  • 25G ഇഥർനെറ്റ് IP കോർ ഉപയോക്തൃ ഗൈഡ്
  • നോളജ് ബേസിൽ 25G ഇഥർനെറ്റ് ഐപി കോറിനുള്ള പിശക്

3.6 25G ഇഥർനെറ്റ് ഇന്റൽ Arria® 10 FPGA IP ഉപയോക്തൃ ഗൈഡ് ആർക്കൈവ്
IP പതിപ്പുകൾ v19.1 വരെയുള്ള ഇന്റൽ ക്വാർട്ടസ് പ്രൈം ഡിസൈൻ സ്യൂട്ട് സോഫ്‌റ്റ്‌വെയർ പതിപ്പുകൾക്ക് സമാനമാണ്. ഇന്റൽ ക്വാർട്ടസ് പ്രൈം ഡിസൈൻ സ്യൂട്ട് സോഫ്‌റ്റ്‌വെയർ പതിപ്പ് 19.2 അല്ലെങ്കിൽ അതിനുശേഷമുള്ളതിൽ നിന്ന്, ഐപി കോറുകൾക്ക് ഒരു പുതിയ ഐപി പതിപ്പിംഗ് സ്കീം ഉണ്ട്.
ഒരു IP കോർ പതിപ്പ് ലിസ്റ്റുചെയ്തിട്ടില്ലെങ്കിൽ, മുമ്പത്തെ IP കോർ പതിപ്പിനുള്ള ഉപയോക്തൃ ഗൈഡ് ബാധകമാണ്.

ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പതിപ്പ് IP പതിപ്പ് ഉപയോക്തൃ ഗൈഡ്
20.3 19.4.0 25G ഇഥർനെറ്റ് ഇന്റൽ Arria® 10 FPGA IP ഉപയോക്തൃ ഗൈഡ്
19.4 19.4.0 25G ഇഥർനെറ്റ് ഇന്റൽ അരിയ 10 FPGA IP ഉപയോക്തൃ ഗൈഡ്
17.0 17.0 25G ഇഥർനെറ്റ് ഇന്റൽ അരിയ 10 FPGA IP ഉപയോക്തൃ ഗൈഡ്

3.7 25G ഇഥർനെറ്റ് ഇന്റൽ അരിയ 10 FPGA IP ഡിസൈൻ എക്സ്ampലെ ഉപയോക്താവ് ഗൈഡ് ആർക്കൈവ്സ്
IP പതിപ്പുകൾ v19.1 വരെയുള്ള ഇന്റൽ ക്വാർട്ടസ് പ്രൈം ഡിസൈൻ സ്യൂട്ട് സോഫ്‌റ്റ്‌വെയർ പതിപ്പുകൾക്ക് സമാനമാണ്. ഇന്റൽ ക്വാർട്ടസ് പ്രൈം ഡിസൈൻ സ്യൂട്ട് സോഫ്‌റ്റ്‌വെയർ പതിപ്പ് 19.2 അല്ലെങ്കിൽ അതിനുശേഷമുള്ളതിൽ നിന്ന്, ഐപി കോറുകൾക്ക് ഒരു പുതിയ ഐപി പതിപ്പിംഗ് സ്കീം ഉണ്ട്.
ഒരു IP കോർ പതിപ്പ് ലിസ്റ്റുചെയ്തിട്ടില്ലെങ്കിൽ, മുമ്പത്തെ IP കോർ പതിപ്പിനുള്ള ഉപയോക്തൃ ഗൈഡ് ബാധകമാണ്.

ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പതിപ്പ് IP കോർ പതിപ്പ് ഉപയോക്തൃ ഗൈഡ്
16.1 16.1 25G ഇഥർനെറ്റ് ഡിസൈൻ എക്സിampലെ ഉപയോക്തൃ ഗൈഡ്

25G ഇഥർനെറ്റ് Intel® FPGA IP റിലീസ് കുറിപ്പുകൾ
intel 25G ഇഥർനെറ്റ് ഇന്റൽ FPGA IP - ചിഹ്നം 1 ഓൺലൈൻ പതിപ്പ്
intel 25G ഇഥർനെറ്റ് ഇന്റൽ FPGA IP - ചിഹ്നം 2 ഫീഡ്‌ബാക്ക് അയയ്‌ക്കുക
ഐഡി: 683067
പതിപ്പ്: 2022.09.26

പ്രമാണങ്ങൾ / വിഭവങ്ങൾ

intel 25G ഇഥർനെറ്റ് ഇന്റൽ FPGA IP [pdf] ഉപയോക്തൃ ഗൈഡ്
25G ഇഥർനെറ്റ് ഇന്റൽ FPGA IP, Ethernet Intel FPGA IP, Intel FPGA IP, FPGA IP, IP

റഫറൻസുകൾ

ഒരു അഭിപ്രായം ഇടൂ

നിങ്ങളുടെ ഇമെയിൽ വിലാസം പ്രസിദ്ധീകരിക്കില്ല. ആവശ്യമായ ഫീൽഡുകൾ അടയാളപ്പെടുത്തി *