intel 4G Turbo-V FPGA IP
4G Turbo-V Intel® FPGA IP-യെ കുറിച്ച്
ഫോർവേഡ്-എറർ കറക്ഷൻ (FEC) ചാനൽ കോഡുകൾ സാധാരണയായി വയർലെസ് കമ്മ്യൂണിക്കേഷൻ സിസ്റ്റങ്ങളുടെ ഊർജ്ജ കാര്യക്ഷമത മെച്ചപ്പെടുത്തുന്നു. ടർബോ കോഡുകൾ 3G, 4G മൊബൈൽ ആശയവിനിമയങ്ങൾക്കും (ഉദാ, UMTS, LTE എന്നിവയിലും) ഉപഗ്രഹ ആശയവിനിമയങ്ങൾക്കും അനുയോജ്യമാണ്. ബാൻഡ്‌വിഡ്ത്ത് വഴി വിശ്വസനീയമായ വിവര കൈമാറ്റം ആവശ്യമുള്ള മറ്റ് ആപ്ലിക്കേഷനുകളിൽ നിങ്ങൾക്ക് ടർബോ കോഡുകൾ ഉപയോഗിക്കാം- അല്ലെങ്കിൽ ഡാറ്റ-കൃപ്തമായ ശബ്ദത്തിന്റെ സാന്നിധ്യത്തിൽ ലേറ്റൻസി-നിയന്ത്രിത ആശയവിനിമയ ലിങ്കുകൾ. 4G Turbo-V Intel® FPGA IP, vRAN-നുള്ള ഒരു ഡൗൺലിങ്കും അപ്ലിങ്ക് ആക്സിലറേറ്ററും ഉൾക്കൊള്ളുന്നു, കൂടാതെ Turbo Intel FPGA IP-യും ഉൾപ്പെടുന്നു. ഡൗൺലിങ്ക് ആക്സിലറേറ്റർ പാരിറ്റി വിവരങ്ങളുടെ രൂപത്തിൽ ഡാറ്റയിലേക്ക് ആവർത്തനം ചേർക്കുന്നു. ന്യായമായ എണ്ണം ചാനൽ പിശകുകൾ തിരുത്താൻ അപ്ലിങ്ക് ആക്സിലറേറ്റർ ആവർത്തനത്തെ ചൂഷണം ചെയ്യുന്നു.
ബന്ധപ്പെട്ട വിവരങ്ങൾ
- ടർബോ ഇന്റൽ FPGA IP ഉപയോക്തൃ ഗൈഡ്
- 3GPP TS 36.212 പതിപ്പ് 15.2.1 റിലീസ് 15
4G Turbo-V ഇന്റൽ FPGA IP സവിശേഷതകൾ
ഡൗൺലിങ്ക് ആക്സിലറേറ്ററിൽ ഇവ ഉൾപ്പെടുന്നു:
- കോഡ് ബ്ലോക്ക് സൈക്ലിക് റിഡൻഡൻസി കോഡ് (CRC) അറ്റാച്ച്മെന്റ്
- ടർബോ എൻകോഡർ
- ഇതോടൊപ്പം ടർബോ റേറ്റ് മാച്ചർ:
- സബ്ബ്ലോക്ക് ഇന്റർലീവർ
- ബിറ്റ് കളക്ടർ
- ബിറ്റ് സെലക്ടർ
- ബിറ്റ് പ്രൂണർ
അപ്ലിങ്ക് ആക്സിലറേറ്ററിൽ ഇവ ഉൾപ്പെടുന്നു:
- സബ്ബ്ലോക്ക് ഡിഇന്റർലീവർ
- CRC പരിശോധനയ്‌ക്കൊപ്പം ടർബോ ഡീകോഡർ
ഇന്റൽ കോർപ്പറേഷൻ. എല്ലാ അവകാശങ്ങളും നിക്ഷിപ്തം. ഇന്റൽ, ഇന്റൽ ലോഗോ, മറ്റ് ഇന്റൽ മാർക്കുകൾ എന്നിവ ഇന്റൽ കോർപ്പറേഷന്റെയോ അതിന്റെ അനുബന്ധ സ്ഥാപനങ്ങളുടെയോ വ്യാപാരമുദ്രകളാണ്. ഇന്റലിന്റെ സ്റ്റാൻഡേർഡ് വാറന്റിക്ക് അനുസൃതമായി അതിന്റെ FPGA, അർദ്ധചാലക ഉൽപ്പന്നങ്ങളുടെ പ്രകടനം നിലവിലെ സ്പെസിഫിക്കേഷനുകളിലേക്ക് Intel വാറന്റ് ചെയ്യുന്നു, എന്നാൽ അറിയിപ്പ് കൂടാതെ ഏത് സമയത്തും ഏത് ഉൽപ്പന്നങ്ങളിലും സേവനങ്ങളിലും മാറ്റങ്ങൾ വരുത്താനുള്ള അവകാശം നിക്ഷിപ്തമാണ്. Intel രേഖാമൂലം രേഖാമൂലം സമ്മതിച്ചതല്ലാതെ ഇവിടെ വിവരിച്ചിരിക്കുന്ന ഏതെങ്കിലും വിവരങ്ങളുടെയോ ഉൽപ്പന്നത്തിന്റെയോ സേവനത്തിന്റെയോ ആപ്ലിക്കേഷനിൽ നിന്നോ ഉപയോഗത്തിൽ നിന്നോ ഉണ്ടാകുന്ന ഉത്തരവാദിത്തമോ ബാധ്യതയോ Intel ഏറ്റെടുക്കുന്നില്ല. ഏതെങ്കിലും പ്രസിദ്ധീകരിച്ച വിവരങ്ങളെ ആശ്രയിക്കുന്നതിന് മുമ്പും ഉൽപ്പന്നങ്ങൾക്കോ സേവനങ്ങൾക്കോ ഓർഡറുകൾ നൽകുന്നതിനുമുമ്പ് ഉപകരണ സവിശേഷതകളുടെ ഏറ്റവും പുതിയ പതിപ്പ് നേടുന്നതിന് ഇന്റൽ ഉപഭോക്താക്കളോട് നിർദ്ദേശിക്കുന്നു. *മറ്റ് പേരുകളും ബ്രാൻഡുകളും മറ്റുള്ളവരുടെ സ്വത്തായി അവകാശപ്പെടാം.
4G Turbo-V ഇന്റൽ FPGA IP ഉപകരണ കുടുംബ പിന്തുണ
Intel FPGA IP-നായി Intel ഇനിപ്പറയുന്ന ഉപകരണ പിന്തുണാ ലെവലുകൾ വാഗ്ദാനം ചെയ്യുന്നു:
- മുൻകൂർ പിന്തുണ-ഈ ഉപകരണ കുടുംബത്തിന് സിമുലേഷനും സമാഹരണത്തിനും IP ലഭ്യമാണ്. FPGA പ്രോഗ്രാമിംഗ് file (.pof) ക്വാർട്ടസ് പ്രൈം പ്രോ സ്ട്രാറ്റിക്സ് 10 പതിപ്പ് ബീറ്റ സോഫ്‌റ്റ്‌വെയറിന് പിന്തുണ ലഭ്യമല്ല, അതിനാൽ ഐപി ടൈമിംഗ് ക്ലോഷർ ഉറപ്പ് നൽകാനാവില്ല. ലേഔട്ടിനു ശേഷമുള്ള ആദ്യകാല വിവരങ്ങളെ അടിസ്ഥാനമാക്കിയുള്ള കാലതാമസത്തിന്റെ പ്രാരംഭ എഞ്ചിനീയറിംഗ് എസ്റ്റിമേറ്റ് ടൈമിംഗ് മോഡലുകളിൽ ഉൾപ്പെടുന്നു. സിലിക്കൺ ടെസ്റ്റിംഗ് യഥാർത്ഥ സിലിക്കണും ടൈമിംഗ് മോഡലുകളും തമ്മിലുള്ള പരസ്പര ബന്ധം മെച്ചപ്പെടുത്തുന്നതിനാൽ സമയ മോഡലുകൾ മാറ്റത്തിന് വിധേയമാണ്. സിസ്റ്റം ആർക്കിടെക്ചർ, റിസോഴ്സ് വിനിയോഗ പഠനങ്ങൾ, സിമുലേഷൻ, പിൻഔട്ട്, സിസ്റ്റം ലേറ്റൻസി അസസ്മെന്റുകൾ, അടിസ്ഥാന സമയ വിലയിരുത്തലുകൾ (പൈപ്പ്ലൈൻ ബജറ്റിംഗ്), I/O ട്രാൻസ്ഫർ സ്ട്രാറ്റജി (ഡാറ്റ-പാത്ത് വീതി, ബർസ്റ്റ് ഡെപ്ത്, I/O സ്റ്റാൻഡേർഡ് ട്രേഡ്ഓഫുകൾ എന്നിവയ്ക്കായി നിങ്ങൾക്ക് ഈ IP കോർ ഉപയോഗിക്കാം. ).
- പ്രാഥമിക പിന്തുണ-ഈ ഉപകരണ കുടുംബത്തിനായുള്ള പ്രാഥമിക സമയ മോഡലുകൾ ഉപയോഗിച്ച് ഇന്റൽ IP കോർ പരിശോധിക്കുന്നു. IP കോർ എല്ലാ പ്രവർത്തനപരമായ ആവശ്യകതകളും നിറവേറ്റുന്നു, പക്ഷേ ഇപ്പോഴും ഉപകരണ കുടുംബത്തിനായുള്ള സമയ വിശകലനത്തിന് വിധേയമായേക്കാം. പ്രൊഡക്ഷൻ ഡിസൈനുകളിൽ നിങ്ങൾക്ക് ഇത് ജാഗ്രതയോടെ ഉപയോഗിക്കാം.
- അന്തിമ പിന്തുണ-ഈ ഉപകരണ കുടുംബത്തിനായുള്ള അന്തിമ സമയ മോഡലുകൾ ഉപയോഗിച്ച് ഇന്റൽ IP പരിശോധിക്കുന്നു. ഉപകരണ കുടുംബത്തിനായുള്ള എല്ലാ പ്രവർത്തനപരവും സമയ ആവശ്യകതകളും IP നിറവേറ്റുന്നു. പ്രൊഡക്ഷൻ ഡിസൈനുകളിൽ നിങ്ങൾക്ക് ഇത് ഉപയോഗിക്കാം.
4G Turbo-V IP ഉപകരണ കുടുംബ പിന്തുണ
| ഉപകരണ കുടുംബം | പിന്തുണ |
| ഇന്റൽ അജിലെക്സ്™ | അഡ്വാൻസ് |
| Intel Arria® 10 | ഫൈനൽ |
| ഇന്റൽ സ്ട്രാറ്റിക്സ്® 10 | അഡ്വാൻസ് |
| മറ്റ് ഉപകരണ കുടുംബങ്ങൾ | പിന്തുണയില്ല |
4G Turbo-V ഇന്റൽ FPGA IP-യുടെ റിലീസ് വിവരങ്ങൾ
Intel FPGA IP പതിപ്പുകൾ v19.1 വരെയുള്ള Intel Quartus® Prime Design Suite സോഫ്റ്റ്വെയർ പതിപ്പുകളുമായി പൊരുത്തപ്പെടുന്നു. ഇന്റൽ ക്വാർട്ടസ് പ്രൈം ഡിസൈൻ സ്യൂട്ട് സോഫ്റ്റ്വെയർ പതിപ്പ് 19.2 മുതൽ, ഇന്റൽ എഫ്പിജിഎ ഐപിക്ക് ഒരു പുതിയ പതിപ്പിംഗ് സ്കീം ഉണ്ട്. Intel FPGA IP പതിപ്പ് (XYZ) നമ്പർ ഓരോ Intel Quartus Prime സോഫ്റ്റ്വെയർ പതിപ്പിലും മാറാം. ഇതിൽ ഒരു മാറ്റം:
- X എന്നത് IP-യുടെ ഒരു പ്രധാന പുനരവലോകനം സൂചിപ്പിക്കുന്നു. നിങ്ങൾ ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സോഫ്റ്റ്വെയർ അപ്ഡേറ്റ് ചെയ്യുകയാണെങ്കിൽ, നിങ്ങൾ ഐപി പുനഃസൃഷ്ടിക്കണം.
- ഐപിയിൽ പുതിയ സവിശേഷതകൾ ഉൾപ്പെടുന്നുവെന്ന് Y സൂചിപ്പിക്കുന്നു. ഈ പുതിയ സവിശേഷതകൾ ഉൾപ്പെടുത്താൻ നിങ്ങളുടെ ഐപി പുനഃസൃഷ്ടിക്കുക.
- ഐപിയിൽ ചെറിയ മാറ്റങ്ങൾ ഉൾപ്പെടുന്നുവെന്ന് Z സൂചിപ്പിക്കുന്നു. ഈ മാറ്റങ്ങൾ ഉൾപ്പെടുത്താൻ നിങ്ങളുടെ ഐപി പുനഃസൃഷ്ടിക്കുക.
4G Turbo-V IP റിലീസ് വിവരങ്ങൾ
| ഇനം | വിവരണം |
| പതിപ്പ് | 1.0.0 |
| റിലീസ് തീയതി | ഏപ്രിൽ 2020 |
4G Turbo-V പ്രകടനവും വിഭവ വിനിയോഗവും
ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സോഫ്റ്റ്വെയർ v19.1 ഉപയോഗിച്ച് ഡിസൈനുകൾ സമാഹരിച്ചുകൊണ്ടാണ് ഇന്റൽ റിസോഴ്സ് ഉപയോഗവും പ്രകടനവും സൃഷ്ടിച്ചത്. ഒരു പ്രോജക്‌റ്റിന് ആവശ്യമായ FPGA റിസോഴ്‌സുകളുടെ (ഉദാ. അഡാപ്റ്റീവ് ലോജിക് മൊഡ്യൂളുകൾ (ALMs)) നേരത്തെയുള്ള എസ്റ്റിമേറ്റിനായി ഈ ഏകദേശ ഫലങ്ങൾ മാത്രം ഉപയോഗിക്കുക. ലക്ഷ്യ ആവൃത്തി 300 MHz ആണ്.
ഡൗൺലിങ്ക് ആക്സിലറേറ്റർ റിസോഴ്സ് ഉപയോഗവും ഇന്റൽ അരിയ 10 ഡിവൈസുകൾക്കായുള്ള പരമാവധി ഫ്രീക്വൻസിയും
| മൊഡ്യൂൾ | fപരമാവധി (MHz) | എ.എൽ.എം | ALUT-കൾ | രജിസ്റ്റർ ചെയ്യുന്നു | മെമ്മറി (ബിറ്റുകൾ) | റാം ബ്ലോക്കുകൾ (M20K) | ഡിഎസ്പി ബ്ലോക്കുകൾ |
| ഡൗൺലിങ്ക് ആക്സിലറേറ്റർ | 325.63 | 9,373 | 13,485 | 14,095 | 297,472 | 68 | 8 |
| CRC അറ്റാച്ച്മെന്റ് | 325.63 | 39 | 68 | 114 | 0 | 0 | 0 |
| ടർബോ എൻകോഡർ | 325.63 | 1,664 | 2,282 | 1154 | 16,384 | 16 | 0 |
| റേറ്റ് മാച്ചർ | 325.63 | 7,389 | 10,747 | 12,289 | 274,432 | 47 | 8 |
| സബ്ബ്ലോക്ക് ഇന്റർലീവർ | 325.63 | 2,779 | 3,753 | 5,559 | 52,416 | 27 | 0 |
| ബിറ്റ് കളക്ടർ | 325.63 | 825 | 1,393 | 2,611 | 118,464 | 13 | 4 |
| ബിറ്റ് സെലക്ടറും പ്രൂണറും | 325.63 | 3,784 | 5,601 | 4,119 | 103,552 | 7 | 4 |
Intel Arria 10 ഡിവൈസുകൾക്കായുള്ള Uplink Accelerator റിസോഴ്സ് ഉപയോഗവും പരമാവധി ഫ്രീക്വൻസിയും
| മൊഡ്യൂൾ | fപരമാവധി (MHz) | എ.എൽ.എം | രജിസ്റ്റർ ചെയ്യുന്നു | മെമ്മറി (ബിറ്റുകൾ) | റാം ബ്ലോക്കുകൾ (M20K) | ഡിഎസ്പി ബ്ലോക്കുകൾ |
| അപ്ലിങ്ക് ആക്സിലറേറ്റർ | 314.76 | 29480 | 30,280 | 868,608 | 71 | 0 |
| സബ്ബ്ലോക്ക് ഡിഇന്റർലീവർ | 314.76 | 253 | 830 | 402,304 | 27 | 0 |
| ടർബോ ഡീകോഡർ | 314.76 | 29,044 | 29,242 | 466,304 | 44 | 0 |
4G Turbo-V ഇന്റൽ FPGA IP ഉപയോഗിച്ച് ഡിസൈൻ ചെയ്യുന്നു
4G Turbo-V IP ഡയറക്ടറി ഘടന
IP ഇൻസ്റ്റാളറിൽ നിന്ന് നിങ്ങൾ സ്വമേധയാ IP ഇൻസ്റ്റാൾ ചെയ്യണം.
ഇൻസ്റ്റലേഷൻ ഡയറക്ടറി ഘടന
ഒരു 4G Turbo-V IP സൃഷ്ടിക്കുന്നു
നിങ്ങൾക്ക് ഒരു ഡൗൺലിങ്കോ അപ്‌ലിങ്കോ ആക്സിലറേറ്റർ സൃഷ്ടിക്കാൻ കഴിയും. അപ്ലിങ്ക് ആക്സിലറേറ്ററിന്, ഡയറക്‌ടറിയിലെ ul ഉപയോഗിച്ച് dl മാറ്റിസ്ഥാപിക്കുക അല്ലെങ്കിൽ file പേരുകൾ.
- ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോ സോഫ്റ്റ്വെയർ തുറക്കുക.
- തിരഞ്ഞെടുക്കുക File ➤ പുതിയ പ്രോജക്റ്റ് വിസാർഡ്.
- അടുത്തത് ക്ലിക്ക് ചെയ്യുക.
- പ്രോജക്റ്റ് നാമം dl_fec_wrapper_top നൽകി പ്രോജക്റ്റ് സ്ഥാനം നൽകുക.
- Arria 10 ഉപകരണം തിരഞ്ഞെടുക്കുക.
- പൂർത്തിയാക്കുക ക്ലിക്ക് ചെയ്യുക.
- dl_fec_wrapper_top.qpf തുറക്കുക file പ്രോജക്റ്റ് ഡയറക്ടറിയിൽ ലഭ്യമാണ് പ്രോജക്റ്റ് വിസാർഡ് ദൃശ്യമാകുന്നു.
- പ്ലാറ്റ്ഫോം ഡിസൈനർ ടാബിൽ:
- dl_fec_wrapper_top.ip സൃഷ്ടിക്കുക file ഹാർഡ്‌വെയർ tcl ഉപയോഗിക്കുന്നു file.
- ഡിസൈൻ സൃഷ്ടിക്കാൻ എച്ച്ഡിഎൽ സൃഷ്ടിക്കുക ക്ലിക്കുചെയ്യുക files.
- ജനറേറ്റ് ടാബിൽ, ടെസ്റ്റ് ബെഞ്ച് സിസ്റ്റം സൃഷ്ടിക്കുക ക്ലിക്കുചെയ്യുക.
- സിന്തസിസ് ചേർക്കാൻ എല്ലാം ചേർക്കുക ക്ലിക്ക് ചെയ്യുക fileപദ്ധതിയിലേക്ക് എസ്. ദി filesrc\ip\dl_fec_wrapper_top\dl_fec_wrapper_10\synth-ലാണ്.
- dl_fec_wrapper_top.v സജ്ജമാക്കുക file ഉയർന്ന തലത്തിലുള്ള സ്ഥാപനമായി.
- ഈ പ്രോജക്റ്റ് കംപൈൽ ചെയ്യാൻ ആരംഭിക്കുക കംപൈലേഷൻ ക്ലിക്ക് ചെയ്യുക.
ഒരു 4G Turbo-V IP അനുകരിക്കുന്നു
ഒരു ഡൗൺലിങ്ക് ആക്സിലറേറ്റർ സിമുലേറ്റ് ചെയ്യുന്നതിനാണ് ഈ ടാസ്ക്. ഒരു അപ്ലിങ്ക് ആക്സിലറേറ്റർ അനുകരിക്കുന്നതിന്, ഓരോ ഡയറക്‌ടറിയിലും dl-ന് പകരം ul എന്ന് നൽകുക file പേര്.
- ModelSim 10.6d FPGA എഡിഷൻ സിമുലേറ്റർ തുറക്കുക.
- ഡയറക്ടറി src\ip\dl_fec_wrapper_top_tb \dl_fec_wrapper_top_tb\sim\mentor എന്നതിലേക്ക് മാറ്റുക
- msim_setup.tcl-ൽ QUARTUS_INSTALL_DIR നിങ്ങളുടെ Intel Quartus Prime ഡയറക്ടറിയിലേക്ക് മാറ്റുക file, അത് \sim\mentor ഡയറക്ടറിയിലാണ്
- ട്രാൻസ്ക്രിപ്റ്റ് വിൻഡോയിൽ do load_sim.tcl കമാൻഡ് നൽകുക. ഈ കമാൻഡ് ലൈബ്രറി സൃഷ്ടിക്കുന്നു files കൂടാതെ ഉറവിടം സമാഹരിക്കുകയും അനുകരിക്കുകയും ചെയ്യുന്നു filemsim_setup.tcl-ൽ file. ടെസ്റ്റ് വെക്‌ടറുകൾ ഉണ്ട് filename_update.sv \sim ഡയറക്ടറിയിൽ.
ദി fileപേര് അപ്ഡേറ്റ് File ഘടന
- അനുബന്ധ ടെസ്റ്റ് വെക്റ്റർ fileസിം\mentor\test_vectors ൽ ഉണ്ട്
- എല്ലാ ടെസ്റ്റ് പാക്കറ്റുകളുടെയും ഫലം Log.txt-ൽ അടങ്ങിയിരിക്കുന്നു.
- ഡൗൺലിങ്ക് ആക്‌സിലറേറ്ററിനായി, encoder_pass_fileടെസ്റ്റ് പാക്കറ്റുകളുടെയും എൻകോഡറിന്റെയും ഓരോ സൂചികയുടെയും പാസ് റിപ്പോർട്ട് .txt-ൽ അടങ്ങിയിരിക്കുന്നു_fileടെസ്റ്റ് പാക്കറ്റുകളുടെ ഓരോ സൂചികയുടെയും പരാജയ റിപ്പോർട്ട് _error.txt-ൽ അടങ്ങിയിരിക്കുന്നു.
- അപ്ലിങ്ക് ആക്സിലറേറ്ററിന്, പിശക്_fileടെസ്റ്റ് പാക്കറ്റുകളുടെ ഓരോ സൂചികയുടെയും പരാജയ റിപ്പോർട്ട് .txt-ൽ അടങ്ങിയിരിക്കുന്നു.
4G Turbo-V ഇന്റൽ FPGA IP പ്രവർത്തന വിവരണം
4G Turbo-V Intel FPGA IP-ൽ ഒരു ഡൗൺലിങ്ക് ആക്സിലറേറ്ററും ഒരു അപ്ലിങ്ക് ആക്സിലറേറ്ററും ഉൾപ്പെടുന്നു.
- പേജ് 4-ൽ 9G Turbo-V ആർക്കിടെക്ചർ
- പേജ് 4-ലെ 11G Turbo-V സിഗ്നലുകളും ഇന്റർഫേസുകളും
- പേജ് 4-ലെ 15G Turbo-V ടൈമിംഗ് ഡയഗ്രമുകൾ
- 4G Turbo-V ലേറ്റൻസിയും ത്രൂപുട്ടും പേജ് 18-ൽ
4G Turbo-V ആർക്കിടെക്ചർ
4G Turbo-V Intel FPGA IP-ൽ ഒരു ഡൗൺലിങ്ക് ആക്സിലറേറ്ററും ഒരു അപ്ലിങ്ക് ആക്സിലറേറ്ററും ഉൾപ്പെടുന്നു.
4G ഡൗൺലിങ്ക് ആക്സിലറേറ്റർ
4G ടർബോ ഡൗൺലിങ്ക് ആക്സിലറേറ്ററിൽ ഒരു കോഡ് ബ്ലോക്ക് CRC അറ്റാച്ച്മെന്റ് ബ്ലോക്കും ഒരു ടർബോ എൻകോഡറും (Intel Turbo FPGA IP) റേറ്റ് മാച്ചറും അടങ്ങിയിരിക്കുന്നു. ഇൻപുട്ട് ഡാറ്റ 8-ബിറ്റ് വീതിയും ഔട്ട്പുട്ട് ഡാറ്റ 24-ബിറ്റ് വീതിയുമാണ്. റേറ്റ് മാച്ചറിൽ മൂന്ന് സബ്ബ്ലോക്ക് ഇന്റർലീവറുകൾ, ഒരു ബിറ്റ് സെലക്ടർ, ഒരു ബിറ്റ് കളക്ടർ എന്നിവ അടങ്ങിയിരിക്കുന്നു.
4G ഡൗൺലിങ്ക് ആക്സിലറേറ്റർ 8-ബിറ്റ് സമാന്തര CRC കംപ്യൂട്ടേഷൻ അൽഗോരിതം ഉപയോഗിച്ച് ഒരു കോഡ് ബ്ലോക്ക് CRC അറ്റാച്ച്മെന്റ് നടപ്പിലാക്കുന്നു. CRC അറ്റാച്ച്മെന്റ് ബ്ലോക്കിലേക്കുള്ള ഇൻപുട്ട് 8-ബിറ്റ് വീതിയുള്ളതാണ്. സാധാരണ മോഡിൽ, CRC ബ്ലോക്കിലേക്കുള്ള ഇൻപുട്ടുകളുടെ എണ്ണം k-24 ആണ്, ഇവിടെ k എന്നത് വലുപ്പ സൂചികയെ അടിസ്ഥാനമാക്കിയുള്ള ബ്ലോക്ക് വലുപ്പമാണ്. CRC അറ്റാച്ച്മെന്റ് ബ്ലോക്കിലെ ഡാറ്റയുടെ ഇൻകമിംഗ് കോഡ് ബ്ലോക്കിലേക്ക് 24 ബിറ്റുകളുടെ അധിക CRC സീക്വൻസ് ഘടിപ്പിച്ച ശേഷം ടർബോ എൻകോഡറിലേക്ക് കടന്നുപോകുന്നു. CRC ബൈപാസ് മോഡിൽ, ടർബോ എൻകോഡർ ബ്ലോക്കിലേക്ക് 8-ബിറ്റ് വീതിയുള്ള k വലുപ്പമാണ് ഇൻപുട്ടുകളുടെ എണ്ണം.
ടർബോ എൻകോഡർ ഒരു സമാന്തര സംയോജിത കൺവ്യൂഷണൽ കോഡ് ഉപയോഗിക്കുന്നു. ഒരു കൺവല്യൂഷണൽ എൻകോഡർ ഒരു വിവര ശ്രേണി എൻകോഡുചെയ്യുന്നു, മറ്റൊരു കൺവല്യൂഷണൽ എൻകോഡർ വിവര ശ്രേണിയുടെ ഒരു ഇന്റർലീവ് പതിപ്പിനെ എൻകോഡ് ചെയ്യുന്നു. ടർബോ എൻകോഡറിന് രണ്ട് 8-സംസ്ഥാന ഘടക കൺവ്യൂഷണൽ എൻകോഡറുകളും ഒരു ടർബോ കോഡ് ഇന്റേണൽ ഇന്റർലീവറും ഉണ്ട്. ടർബോ എൻകോഡറിനെക്കുറിച്ചുള്ള കൂടുതൽ വിവരങ്ങൾക്ക്, ടർബോ ഐപി കോർ ഉപയോക്തൃ ഗൈഡ് കാണുക. റേറ്റ് മാച്ചർ ട്രാൻസ്പോർട്ട് ബ്ലോക്കിലെ ബിറ്റുകളുടെ എണ്ണവും ആ അലോക്കേഷനിൽ IP ട്രാൻസ്മിറ്റ് ചെയ്യുന്ന ബിറ്റുകളുടെ എണ്ണവുമായി പൊരുത്തപ്പെടുന്നു. റേറ്റ് മാച്ചറിന്റെ ഇൻപുട്ടും ഔട്ട്പുട്ടും 24 ബിറ്റുകളാണ്. ഓരോ കോഡ് ബ്ലോക്കിനും ടർബോ കോഡ് ചെയ്ത ട്രാൻസ്പോർട്ട് ചാനലുകൾക്കുള്ള നിരക്ക് പൊരുത്തപ്പെടുത്തൽ IP നിർവചിക്കുന്നു. റേറ്റ് മാച്ചറിൽ ഉൾപ്പെടുന്നു: സബ്ബ്ലോക്ക് ഇന്റർലീവർ, ബിറ്റ് കളക്ടർ, ബിറ്റ് സെലക്ടർ. ടർബോ കോഡിംഗിൽ നിന്നുള്ള ഓരോ ഔട്ട്പുട്ട് സ്ട്രീമിനും ഡൗൺലിങ്ക് ആക്സിലറേറ്റർ ഇന്റർലീവുചെയ്‌ത സബ്ബ്ലോക്ക് സജ്ജീകരിക്കുന്നു. സ്ട്രീമുകളിൽ ഒരു സന്ദേശ ബിറ്റ് സ്ട്രീം, ഒന്നാം പാരിറ്റി ബിറ്റ് സ്ട്രീം, രണ്ടാം പാരിറ്റി ബിറ്റ് സ്ട്രീം എന്നിവ ഉൾപ്പെടുന്നു. സബ്ബ്ലോക്കിന്റെ ഇൻപുട്ടും ഔട്ട്പുട്ടും 1 ബിറ്റുകൾ വീതിയുള്ളതാണ്. സബ്ബ്ലോക്ക് ഇന്റർലീവറിൽ നിന്ന് വരുന്ന സ്ട്രീമുകളെ ബിറ്റ് കളക്ടർ സംയോജിപ്പിക്കുന്നു. ഈ ബ്ലോക്കിൽ സംഭരിക്കുന്ന ബഫറുകൾ അടങ്ങിയിരിക്കുന്നു:
- സബ്ബ്ലോക്കിൽ നിന്നുള്ള സന്ദേശങ്ങളും ഫില്ലറും പ്രവർത്തനക്ഷമമാക്കുന്ന ബിറ്റുകൾ ഇന്റർലീവുചെയ്‌തു.
- സബ്ബ്ലോക്ക് ഇന്റർലീവ്ഡ് പാരിറ്റി ബിറ്റുകളും അവയുടെ അതാത് ഫില്ലർ ബിറ്റുകളും.
ബിറ്റ് കളക്ടർ
4G ചാനൽ അപ്ലിങ്ക് ആക്സിലറേറ്റർ
4G ടർബോ അപ്ലിങ്ക് ആക്സിലറേറ്ററിൽ ഒരു സബ്ബ്ലോക്ക് ഡീന്റർലീവറും ഒരു ടർബോ ഡീകോഡറും (ഇന്റൽ ടർബോ FPGA IP) അടങ്ങിയിരിക്കുന്നു.
ഡിഇന്റർലീവറിൽ മൂന്ന് ബ്ലോക്കുകൾ അടങ്ങിയിരിക്കുന്നു, അതിൽ ആദ്യത്തെ രണ്ട് ബ്ലോക്കുകൾ സമമിതിയും മൂന്നാമത്തെ ബ്ലോക്ക് വ്യത്യസ്തവുമാണ്.
തയ്യാറായ സിഗ്നലിന്റെ ലേറ്റൻസി 0 ആണ്.
ഡീന്റർലീവർ
സബ്ബ്ലോക്ക് ഡീന്റർലീവറിനായി നിങ്ങൾ ബൈപാസ് മോഡ് ഓണാക്കുകയാണെങ്കിൽ, തുടർച്ചയായ സ്ഥലങ്ങളിലെ മെമ്മറി ബ്ലോക്കുകളിൽ ഡാറ്റ എഴുതുമ്പോൾ IP ഡാറ്റ വായിക്കുന്നു. IP, ഡാറ്റ എഴുതുമ്പോൾ ഡാറ്റ വായിക്കുന്നു. സബ്ബ്ലോക്ക് deinterleaver-ലേക്കുള്ള ഇൻപുട്ട് ഡാറ്റയുടെ എണ്ണം ബൈപാസ് മോഡിൽ K_π ആണ്, ഔട്ട്പുട്ട് ഡാറ്റ ദൈർഘ്യം k വലുപ്പമാണ് (c ആണ് cb_size_index മൂല്യത്തെ അടിസ്ഥാനമാക്കിയുള്ള കോഡ് ബ്ലോക്ക് വലുപ്പം). സബ്ബ്ലോക്ക് ഡീന്റർലീവറിന്റെ ഔട്ട്പുട്ട് ഡാറ്റയുടെ ലേറ്റൻസി ഇൻപുട്ട് ബ്ലോക്ക് വലുപ്പത്തെ ആശ്രയിച്ചിരിക്കുന്നു K_π. നിങ്ങൾ ഇൻപുട്ട് ഡാറ്റയുടെ K_π കോഡ് ബ്ലോക്ക് സൈസ് എഴുതിയതിന് ശേഷം മാത്രമേ IP ഡാറ്റ വായിക്കുകയുള്ളൂ. അതിനാൽ ഔട്ട്പുട്ടിന്റെ ലേറ്റൻസിയിൽ എഴുതുന്ന സമയവും ഉൾപ്പെടുന്നു. സബ്ബ്ലോക്ക് ഇന്റർലീവർ ഔട്ട്പുട്ട് ഡാറ്റയിലെ ലേറ്റൻസി K_π+17 ആണ്. ടർബോ ഡീകോഡർ ഏറ്റവും സാധ്യതയുള്ള ട്രാൻസ്മിറ്റഡ് സീക്വൻസ് കണക്കാക്കുന്നു, s അടിസ്ഥാനമാക്കിampഅത് ലഭിക്കുന്നില്ല. വിശദമായ വിശദീകരണത്തിന്, ടർബോ കോർ ഐപി ഉപയോക്തൃ ഗൈഡ് കാണുക. പിശക് തിരുത്തൽ കോഡുകളുടെ ഡീകോഡിംഗ് എന്നത് വ്യത്യസ്ത കൺവല്യൂഷണൽ കോഡുകൾക്കുള്ള സാധ്യതകളുടെ താരതമ്യമാണ്. ടർബോ ഡീകോഡറിൽ രണ്ട് സിംഗിൾ സോഫ്റ്റ്-ഇൻ സോഫ്റ്റ്-ഔട്ട് (SISO) ഡീകോഡറുകൾ അടങ്ങിയിരിക്കുന്നു, അവ ആവർത്തിച്ച് പ്രവർത്തിക്കുന്നു. ടർബോ ഡീകോഡിംഗ് ആവർത്തനം രൂപപ്പെടുത്തുന്നതിന് ആദ്യത്തേതിന്റെ (അപ്പർ ഡീകോഡറിന്റെ) ഔട്ട്പുട്ട് രണ്ടാമത്തേതിലേക്ക് ഫീഡ് ചെയ്യുന്നു. ഈ പ്രക്രിയയിൽ ഇന്റർലീവറും ഡീന്റർലീവറും ഡാറ്റ പുനഃക്രമീകരിക്കുന്നത് തടയുന്നു.
ബന്ധപ്പെട്ട വിവരങ്ങൾ
ടർബോ ഐപി കോർ ഉപയോക്തൃ ഗൈഡ്
4G Turbo-V സിഗ്നലുകളും ഇന്റർഫേസുകളും
ഡൗൺലിങ്ക് ആക്സിലറേറ്റർ
ഡൗൺലിങ്ക് ആക്സിലറേറ്റർ സിഗ്നലുകൾ
| സിഗ്നൽ നാമം | ദിശ | ബിറ്റ് വീതി | വിവരണം |
| clk | ഇൻപുട്ട് | 1 | 300 MHz ക്ലോക്ക് ഇൻപുട്ട്. എല്ലാ Turbo-V IP ഇന്റർഫേസ് സിഗ്നലുകളും ഈ ക്ലോക്കിലേക്ക് സിൻക്രണസ് ആണ്. |
| reset_n | ഇൻപുട്ട് | 1 | മുഴുവൻ ഐപിയുടെയും ആന്തരിക ലോജിക് പുനഃസജ്ജമാക്കുന്നു. |
| സിങ്ക്_സാധുത | ഇൻപുട്ട് | 1 | sink_data-ലെ ഡാറ്റ സാധുതയുള്ളതായിരിക്കുമ്പോൾ ഉറപ്പുനൽകുന്നു. sink_valid ഉറപ്പിക്കാത്തപ്പോൾ, sink_valid വീണ്ടും ഉറപ്പിക്കുന്നതുവരെ IP സ്ട്രോപ്പ് പ്രോസസ്സ് ചെയ്യുന്നു. |
| സിങ്ക്_ഡാറ്റ | ഇൻപുട്ട് | 8 | സാധാരണയായി കൈമാറ്റം ചെയ്യപ്പെടുന്ന വിവരങ്ങളുടെ ഭൂരിഭാഗവും വഹിക്കുന്നു. |
| സിങ്ക്_സോപ്പ് | ഇൻപുട്ട് | 1 | ഒരു ഇൻകമിംഗ് പാക്കറ്റിന്റെ ആരംഭം സൂചിപ്പിക്കുന്നു |
| സിങ്ക്_ഇഒപ് | ഇൻപുട്ട് | 1 | ഒരു ഇൻകമിംഗ് പാക്കറ്റിന്റെ അവസാനം സൂചിപ്പിക്കുന്നു |
| സിങ്ക്_തയ്യാറാണ് | ഔട്ട്പുട്ട് | 1 | ഐപിക്ക് എപ്പോൾ ഡാറ്റ സ്വീകരിക്കാനാകുമെന്ന് സൂചിപ്പിക്കുന്നു |
| സിങ്ക്_പിശക് | ഇൻപുട്ട് | 2 | നിലവിലെ സൈക്കിളിൽ കൈമാറ്റം ചെയ്യപ്പെടുന്ന ഡാറ്റയെ ബാധിക്കുന്ന പിശകുകൾ സൂചിപ്പിക്കുന്നതിന് രണ്ട്-ബിറ്റ് മാസ്ക്. |
| Crc_enable | ഇൻപുട്ട് | 1 | CRC ബ്ലോക്ക് പ്രവർത്തനക്ഷമമാക്കുന്നു |
| Cb_size_index | ഇൻപുട്ട് | 8 | ഇൻപുട്ട് കോഡ് ബ്ലോക്ക് വലിപ്പം കെ |
| sink_rm_out_size | ഇൻപുട്ട് | 20 | റേറ്റ് മാച്ചർ ഔട്ട്പുട്ട് ബ്ലോക്ക് വലുപ്പം, E- യുമായി പൊരുത്തപ്പെടുന്നു. |
| സിങ്ക്_കോഡ്_ബ്ലോക്കുകൾ | ഇൻപുട്ട് | 15 | നിലവിലെ കോഡ് ബ്ലോക്കിനുള്ള സോഫ്റ്റ് ബഫർ വലുപ്പം എൻ‌സി‌ബി |
| sink_rv_idx | ഇൻപുട്ട് | 2 | റിഡൻഡൻസി പതിപ്പ് സൂചിക (0,1,2 അല്ലെങ്കിൽ 3) |
| സിങ്ക്_ആർഎം_ബൈപാസ് | ഇൻപുട്ട് | 1 | നിരക്ക് മാച്ചറിൽ ബൈപാസ് മോഡ് പ്രവർത്തനക്ഷമമാക്കുന്നു |
| സിങ്ക്_ഫില്ലർ_ബിറ്റുകൾ | ഇൻപുട്ട് | 6 | IP കോഡ് ബ്ലോക്ക് സെഗ്മെന്റേഷൻ നടത്തുമ്പോൾ, ട്രാൻസ്മിറ്ററിൽ IP ചേർക്കുന്ന ഫില്ലറിന്റെ എണ്ണം. |
| ഉറവിടം_സാധുതയുള്ളത് | ഔട്ട്പുട്ട് | 1 | ഔട്ട്പുട്ട് ചെയ്യുന്നതിന് സാധുവായ ഡാറ്റ ഉള്ളപ്പോൾ IP ഉറപ്പുനൽകുന്നു. |
| തുടർന്നു… | |||
| സിഗ്നൽ നാമം | ദിശ | ബിറ്റ് വീതി | വിവരണം |
| ഉറവിട_ഡാറ്റ | ഔട്ട്പുട്ട് | 24 | കൈമാറുന്ന വിവരങ്ങളുടെ ഭൂരിഭാഗവും വഹിക്കുന്നു. സാധുതയുള്ളതായി ഉറപ്പിക്കുന്നിടത്ത് ഈ വിവരങ്ങൾ ലഭ്യമാണ്. |
| ഉറവിടം_സോപ്പ് | ഔട്ട്പുട്ട് | 1 | ഒരു പാക്കറ്റിന്റെ ആരംഭം സൂചിപ്പിക്കുന്നു. |
| ഉറവിടം_eop | ഔട്ട്പുട്ട് | 1 | ഒരു പാക്കറ്റിന്റെ അവസാനം സൂചിപ്പിക്കുന്നു. |
| ഉറവിടം_തയ്യാറാണ് | ഇൻപുട്ട് | 1 | തയ്യാറായ സിഗ്നൽ ഉറപ്പിച്ചിരിക്കുന്നിടത്ത് ഡാറ്റ സ്വീകരണം സാധുവാണ്. |
| ഉറവിടം_പിശക് | ഔട്ട്പുട്ട് | 2 | ഉറവിട ഭാഗത്ത് അവലോൺ-എസ്ടി പ്രോട്ടോക്കോൾ ലംഘനങ്ങൾ സൂചിപ്പിക്കുന്ന ടർബോ എൻകോഡറിൽ നിന്ന് പ്രചരിപ്പിച്ച പിശക് സിഗ്നൽ
• 00: പിശകില്ല • 01: പാക്കറ്റിന്റെ തുടക്കം കാണുന്നില്ല • 10: പാക്കറ്റിന്റെ അവസാനം കാണുന്നില്ല • 11: പാക്കറ്റിന്റെ അപ്രതീക്ഷിത അവസാനം മറ്റ് തരത്തിലുള്ള പിശകുകളും 11 ആയി അടയാളപ്പെടുത്തിയേക്കാം. |
| Source_blk_size | ഔട്ട്പുട്ട് | 13 | ഔട്ട്പുട്ട് കോഡ് ബ്ലോക്ക് വലിപ്പം കെ |
അപ്ലിങ്ക് ആക്സിലറേറ്റർ ഇന്റർഫേസുകൾ
അപ്ലിങ്ക് ആക്സിലറേറ്റർ സിഗ്നലുകൾ
| സിഗ്നൽ | ദിശ | ബിറ്റ് വീതി | വിവരണം |
| clk | ഇൻപുട്ട് | 1 | 300 MHz ക്ലോക്ക് ഇൻപുട്ട്. എല്ലാ Turbo-V IP ഇന്റർഫേസ് സിഗ്നലുകളും ഈ ക്ലോക്കിലേക്ക് സിൻക്രണസ് ആണ്. |
| reset_n | ഇൻപുട്ട് | 1 | ഇൻപുട്ട് ക്ലോക്ക് സിഗ്നലിന്റെ പുനഃസജ്ജീകരണം |
| സിങ്ക്_സാധുത | ഇൻപുട്ട് | 1 | അവലോൺ സ്ട്രീമിംഗ് ഇൻപുട്ട് സാധുവാണ് |
| സിങ്ക്_ഡാറ്റ | ഇൻപുട്ട് | 24 | അവലോൺ സ്ട്രീമിംഗ് ഇൻപുട്ട് ഡാറ്റ |
| സിങ്ക്_സോപ്പ് | ഇൻപുട്ട് | 1 | പാക്കറ്റിന്റെ അവലോൺ സ്ട്രീമിംഗ് ഇൻപുട്ട് ആരംഭം |
| സിങ്ക്_ഇഒപ് | ഇൻപുട്ട് | 1 | പാക്കറ്റിന്റെ അവലോൺ സ്ട്രീമിംഗ് ഇൻപുട്ട് അവസാനം |
| തുടർന്നു… | |||
| സിഗ്നൽ | ദിശ | ബിറ്റ് വീതി | വിവരണം |
| സിങ്ക്_തയ്യാറാണ് | ഇൻപുട്ട് | 1 | അവലോൺ സ്ട്രീമിംഗ് ഇൻപുട്ട് തയ്യാറാണ് |
| conf_valid | ഇൻപുട്ട് | 1 | ഇൻപുട്ട് കോൺഫിഗറേഷൻ കണ്ട്യൂട്ട് സാധുവാണ് |
| cb_size_index | ഇൻപുട്ട് | 8 | ബ്ലോക്ക് സൈസ് ആവർത്തന സൂചിക |
| പരമാവധി_ആവർത്തനം | ഇൻപുട്ട് | 5 | പരമാവധി ആവർത്തനം |
| rm_ബൈപാസ് | ഇൻപുട്ട് | 1 | ബൈപാസ് മോഡ് പ്രവർത്തനക്ഷമമാക്കുന്നു |
| sel_CRC24A | ഇൻപുട്ട് | 1 | നിലവിലെ ഡാറ്റ ബ്ലോക്കിന് ആവശ്യമായ CRC തരം വ്യക്തമാക്കുന്നു:
• 0: CRC24A • 1: CRC24B |
| conf_ready | ഇൻപുട്ട് | 1 | ഇൻപുട്ട് കോൺഫിഗറേഷൻ കണ്ട്യൂറ്റ് തയ്യാറാണ് |
| ഉറവിടം_സാധുതയുള്ളത് | ഔട്ട്പുട്ട് | 1 | അവലോൺ സ്ട്രീമിംഗ് ഔട്ട്പുട്ട് സാധുവാണ് |
| ഉറവിട_ഡാറ്റ | ഔട്ട്പുട്ട് | 16 | അവലോൺ സ്ട്രീമിംഗ് ഔട്ട്പുട്ട് ഡാറ്റ |
| ഉറവിടം_സോപ്പ് | ഔട്ട്പുട്ട് | 1 | പാക്കറ്റിന്റെ അവലോൺ സ്ട്രീമിംഗ് ഔട്ട്പുട്ട് ആരംഭം |
| ഉറവിടം_eop | ഔട്ട്പുട്ട് | 1 | പാക്കറ്റിന്റെ അവലോൺ സ്ട്രീമിംഗ് ഔട്ട്പുട്ട് അവസാനം |
| ഉറവിടം_പിശക് | ഔട്ട്പുട്ട് | 2 | ഉറവിട ഭാഗത്ത് അവലോൺ സ്ട്രീമിംഗ് പ്രോട്ടോക്കോൾ ലംഘനങ്ങൾ സൂചിപ്പിക്കുന്ന പിശക് സിഗ്നൽ:
• 00: പിശകില്ല • 01: പാക്കറ്റിന്റെ തുടക്കം കാണുന്നില്ല • 10: പാക്കറ്റിന്റെ അവസാനം കാണുന്നില്ല • 11: പാക്കറ്റിന്റെ അപ്രതീക്ഷിത അവസാനം മറ്റ് തരത്തിലുള്ള പിശകുകളും 11 ആയി അടയാളപ്പെടുത്തിയേക്കാം. |
| ഉറവിടം_തയ്യാറാണ് | ഔട്ട്പുട്ട് | 1 | അവലോൺ സ്ട്രീമിംഗ് ഔട്ട്പുട്ട് തയ്യാറാണ് |
| CRC_type | ഔട്ട്പുട്ട് | 1 | നിലവിലെ ഡാറ്റ ബ്ലോക്കിനായി ഉപയോഗിച്ച CRC തരം സൂചിപ്പിക്കുന്നു:
• 0: CRC24A • 1: CRC24B |
| source_blk_size | ഔട്ട്പുട്ട് | 13 | ഔട്ട്ഗോയിംഗ് ബ്ലോക്ക് വലിപ്പം വ്യക്തമാക്കുന്നു |
| CRC_pass | ഔട്ട്പുട്ട് | 1 | CRC വിജയിച്ചോ എന്ന് സൂചിപ്പിക്കുന്നു:
• 0: പരാജയം • 1: പാസ് |
| ഉറവിടം_ഇറ്റർ | ഔട്ട്പുട്ട് | 5 | ടർബോ ഡീകോഡർ നിലവിലെ ഡാറ്റ ബ്ലോക്ക് പ്രോസസ്സ് ചെയ്യുന്നത് നിർത്തുന്ന പകുതി ആവർത്തനങ്ങളുടെ എണ്ണം കാണിക്കുന്നു. |
ഡിഎസ്പി ഇന്റൽ എഫ്പിജിഎ ഐപിയിലെ അവലോൺ സ്ട്രീമിംഗ് ഇന്റർഫേസുകൾ
അവലോൺ സ്ട്രീമിംഗ് ഇന്റർഫേസുകൾ ഒരു സോഴ്സ് ഇന്റർഫേസിൽ നിന്ന് ഒരു സിങ്ക് ഇന്റർഫേസിലേക്കുള്ള ഡാറ്റ കൈമാറ്റം ചെയ്യുന്നതിനുള്ള ഒരു സ്റ്റാൻഡേർഡ്, ഫ്ലെക്സിബിൾ, മോഡുലാർ പ്രോട്ടോക്കോൾ നിർവചിക്കുന്നു. ഇൻപുട്ട് ഇന്റർഫേസ് ഒരു അവലോൺ സ്ട്രീമിംഗ് സിങ്കും ഔട്ട്പുട്ട് ഇന്റർഫേസ് ഒരു അവലോൺ സ്ട്രീമിംഗ് ഉറവിടവുമാണ്. അവലോൺ സ്ട്രീമിംഗ് ഇന്റർഫേസ് ഒന്നിലധികം ചാനലുകളിലുടനീളം പാക്കറ്റുകളുള്ള പാക്കറ്റ് കൈമാറ്റങ്ങളെ പിന്തുണയ്ക്കുന്നു. അവലോൺ സ്ട്രീമിംഗ് ഇന്റർഫേസ് സിഗ്നലുകൾക്ക് ചാനലുകളെക്കുറിച്ചോ പാക്കറ്റ് അതിരുകളെക്കുറിച്ചോ അറിവില്ലാതെ ഒരൊറ്റ സ്ട്രീം ഡാറ്റയെ പിന്തുണയ്ക്കുന്ന പരമ്പരാഗത സ്ട്രീമിംഗ് ഇന്റർഫേസുകളെ വിവരിക്കാൻ കഴിയും. അത്തരം ഇന്റർഫേസുകളിൽ സാധാരണയായി ഡാറ്റ, റെഡി, സാധുവായ സിഗ്നലുകൾ എന്നിവ അടങ്ങിയിരിക്കുന്നു. അവലോൺ സ്ട്രീമിംഗ് ഇന്റർഫേസുകൾക്ക് ഒന്നിലധികം ചാനലുകളിലുടനീളം പാക്കറ്റുകളുള്ള പാക്കറ്റ് ട്രാൻസ്ഫറുകൾക്കായി കൂടുതൽ സങ്കീർണ്ണമായ പ്രോട്ടോക്കോളുകളെ പിന്തുണയ്ക്കാൻ കഴിയും. അവലോൺ സ്ട്രീമിംഗ് ഇന്റർഫേസ് മൾട്ടിചാനൽ ഡിസൈനുകളെ അന്തർലീനമായി സമന്വയിപ്പിക്കുന്നു, ഇത് സങ്കീർണ്ണമായ നിയന്ത്രണ ലോജിക് നടപ്പിലാക്കാതെ തന്നെ കാര്യക്ഷമവും സമയ-മൾട്ടിപ്ലക്‌സഡ് നിർവ്വഹണങ്ങളും നേടാൻ നിങ്ങളെ അനുവദിക്കുന്നു. അവലോൺ സ്ട്രീമിംഗ് ഇന്റർഫേസുകൾ ബാക്ക്‌പ്രഷറിനെ പിന്തുണയ്ക്കുന്നു, ഇത് ഒരു ഫ്ലോ കൺട്രോൾ മെക്കാനിസമാണ്, അവിടെ ഒരു സിങ്കിന് ഡാറ്റ അയയ്‌ക്കുന്നത് നിർത്താൻ ഉറവിടത്തിലേക്ക് സിഗ്നൽ ചെയ്യാൻ കഴിയും. FIFO ബഫറുകൾ നിറഞ്ഞിരിക്കുമ്പോഴോ ഔട്ട്‌പുട്ടിൽ തിരക്കുണ്ടാകുമ്പോഴോ ഡാറ്റയുടെ ഒഴുക്ക് നിർത്താൻ സിങ്ക് സാധാരണയായി ബാക്ക്‌പ്രഷർ ഉപയോഗിക്കുന്നു.
ബന്ധപ്പെട്ട വിവരങ്ങൾ
അവലോൺ ഇന്റർഫേസ് സ്പെസിഫിക്കേഷനുകൾ
4G Turbo-V ടൈമിംഗ് ഡയഗ്രമുകൾ
കോഡ്ബ്ലോക്ക് 40 ഉപയോഗിച്ച് ലോജിക് എഴുതുന്നതിനുള്ള സമയ ഡയഗ്രം
ഐപി:
- നിര 20 മുതൽ 0 വരെ അസാധുവായ 19 ബിറ്റുകൾ സ്ഥാപിക്കുകയും കോളം 20 മുതൽ ഡാറ്റ ബിറ്റുകൾ എഴുതുകയും ചെയ്യുന്നു.
- 44 ക്ലോക്ക് സൈക്കിളുകളിൽ എല്ലാ 6 ബിറ്റുകളും മെമ്മറിയിലേക്ക് എഴുതുന്നു.
- ട്രെല്ലിസ് ടെർമിനേഷൻ ബിറ്റുകൾ കോളം 28 മുതൽ 31 വരെ എഴുതുന്നു.
- ഇൻക്രിമെന്റുകൾ ഓരോ വരിയുടെയും വിലാസം എഴുതുന്നു.
- ഒരു സമയം 8 വ്യക്തിഗത RAM-നായി എഴുത്ത് പ്രവർത്തനക്ഷമമാക്കുന്ന സിഗ്നൽ സൃഷ്ടിക്കുന്നു.
ഐപി റാമിലേക്ക് ഫില്ലർ ബിറ്റുകൾ എഴുതുന്നില്ല. പകരം, IP, RAM-ൽ ഫിൽട്ടർ ബിറ്റുകൾക്കായി പ്ലേസ് ഹോൾഡർ വിടുകയും റീഡ് പ്രോസസ്സ് സമയത്ത് ഔട്ട്പുട്ടിലേക്ക് NULL ബിറ്റുകൾ ചേർക്കുകയും ചെയ്യുന്നു. ആദ്യ എഴുത്ത് ആരംഭിക്കുന്നത് കോളം 20 ൽ നിന്നാണ്.
കോഡ്ബ്ലോക്ക് 40 ഉപയോഗിച്ച് ലോജിക് വായിക്കുന്നതിനുള്ള സമയ ഡയഗ്രം
ഓരോ വായനയ്ക്കും, നിങ്ങൾ ഒരു ക്ലോക്ക് സൈക്കിളിൽ 8 ബിറ്റുകൾ കാണുന്നു, എന്നാൽ രണ്ട് ബിറ്റുകൾ മാത്രമേ സാധുതയുള്ളൂ. IP ഈ രണ്ട് ബിറ്റുകളും ഷിഫ്റ്റ് രജിസ്റ്ററിൽ എഴുതുന്നു. ഐപി 8 ബിറ്റുകൾ രൂപപ്പെടുത്തുമ്പോൾ അത് ഔട്ട്പുട്ട് ഇന്റർഫേസിലേക്ക് അയയ്ക്കുന്നു.
കോഡ്ബ്ലോക്ക് 6144 ഉപയോഗിച്ച് ലോജിക് എഴുതുന്നതിനുള്ള സമയ ഡയഗ്രം
ഫില്ലർ ബിറ്റുകൾ കോളം 0 മുതൽ 27 വരെയും ഡാറ്റ ബിറ്റുകൾ കോളം 28 മുതലുള്ളതുമാണ്. IP:
- 6,148 ക്ലോക്ക് സൈക്കിളുകളിൽ എല്ലാ 769 ബിറ്റുകളും മെമ്മറിയിലേക്ക് എഴുതുന്നു.
- ട്രെല്ലിസ് ടെർമിനേഷൻ ബിറ്റുകൾ കോളം 28 മുതൽ 31 വരെ എഴുതുന്നു.
- ഇൻക്രിമെന്റുകൾ ഓരോ വരിയുടെയും വിലാസം എഴുതുന്നു.
- ഒരു സമയം 8 വ്യക്തിഗത റാമിനായി ജനറേറ്റുചെയ്യുന്ന എഴുത്ത് പ്രവർത്തനക്ഷമമാക്കുന്ന സിഗ്നൽ സൃഷ്ടിക്കുന്നു.
ഐപി റാമിലേക്ക് ഫില്ലർ ബിറ്റുകൾ എഴുതുന്നില്ല. പകരം IP, RAM-ൽ ഫിൽട്ടർ ബിറ്റുകൾക്കായി പ്ലേസ് ഹോൾഡർ വിടുകയും റീഡ് പ്രോസസ് സമയത്ത് ഔട്ട്പുട്ടിലേക്ക് NULL ബിറ്റുകൾ ചേർക്കുകയും ചെയ്യുന്നു. ആദ്യ എഴുത്ത് ആരംഭിക്കുന്നത് കോളം 28 ൽ നിന്നാണ്.
കോഡ്ബ്ലോക്ക് 6144 ഉപയോഗിച്ച് ലോജിക് വായിക്കുന്നതിനുള്ള സമയ ഡയഗ്രം
വായനയുടെ ഭാഗത്ത്, ഓരോ വായനയും 8 ബിറ്റുകൾ നൽകുന്നു. 193-ാമത്തെ വരി വായിക്കുമ്പോൾ, ഐപി 8 ബിറ്റുകൾ വായിച്ചു, പക്ഷേ ഒരു ബിറ്റ് മാത്രമേ സാധുതയുള്ളൂ. IP ഷിഫ്റ്റ് രജിസ്റ്ററുകൾ ഉപയോഗിച്ച് എട്ട് ബിറ്റുകൾ രൂപപ്പെടുത്തുകയും അടുത്ത കോളത്തിൽ നിന്ന് വായിച്ചുകൊണ്ട് അവ അയയ്ക്കുകയും ചെയ്യുന്നു.
ഇൻപുട്ട് ടൈമിംഗ് ഡയഗ്രം
ഔട്ട്പുട്ട് ടൈമിംഗ് ഡയഗ്രം
4G Turbo-V ലേറ്റൻസിയും ത്രൂപുട്ടും
ഇൻപുട്ട് ഫസ്റ്റ് പാക്കറ്റ് എസ്ഒപി മുതൽ ആദ്യ പാക്കറ്റ് എസ്ഒപി വരെ ഔട്ട്പുട്ട് ചെയ്യുന്നതിനാണ് ലേറ്റൻസി അളക്കുന്നത്. ഇൻപുട്ട് ഫസ്റ്റ് പാക്കറ്റ് എസ്ഒപി മുതൽ അവസാന പാക്കറ്റ് ഇഒപി വരെ ഔട്ട്പുട്ട് ചെയ്യുന്നതിന് ഇടയിലാണ് പ്രോസസ്സിംഗ് സമയം അളക്കുന്നത്.
ഡൗൺലിങ്ക് ആക്സിലറേറ്റർ
ഡൗൺലിങ്ക് ആക്‌സിലറേറ്ററിലേക്ക് IP-ന് ഇൻപുട്ട് പമ്പ് ചെയ്യാൻ കഴിയുന്ന നിരക്കാണ് ത്രൂപുട്ട്.
ഡൗൺലിങ്ക് ആക്സിലറേറ്റർ ലേറ്റൻസി, പ്രോസസ്സിംഗ് സമയം, ത്രൂപുട്ട്
പരമാവധി കെ വലിപ്പം 6,144 ഉം ഇ വലുപ്പം 11,522 ഉം. 13 കോഡ് ബ്ലോക്കുകൾക്കായി കണക്കാക്കിയ പ്രോസസ്സിംഗ് സമയം. ക്ലോക്ക് സ്പീഡ് 300 MHz ആണ്.
| K | E | ലേറ്റൻസി | പ്രോസസ്സിംഗ് സമയം | ഇൻപുട്ട് ത്രൂപുട്ട് | ||
| (ചക്രങ്ങൾ) | (ഞങ്ങൾ) | (ചക്രങ്ങൾ) | (ഞങ്ങൾ) | (%) | ||
| 6,144 | 11,552 | 3,550 | 11.8 | 14,439 | 48.13 | 95 |
ലേറ്റൻസിയും പ്രോസസ്സിംഗ് സമയ കണക്കുകൂട്ടലും
- ലേറ്റൻസി, പ്രോസസ്സിംഗ് സമയം, ത്രൂപുട്ട് എന്നിവ കണക്കാക്കുന്നതിനുള്ള നടപടിക്രമം ചിത്രം കാണിക്കുന്നു.
കെ വലുപ്പവും ലേറ്റൻസിയും
കെ വലുപ്പവും ലേറ്റൻസിയും
- k=40 മുതൽ 1408 വരെ
അപ്ലിങ്ക് ആക്സിലറേറ്റർ ലേറ്റൻസിയും പ്രോസസ്സിംഗ് സമയവും
- പരമാവധി ആവർത്തന സംഖ്യയോടൊപ്പം = 6. ക്ലോക്ക് സ്പീഡ് 300 MHz ആണ്.
K E ലേറ്റൻസി പ്രോസസ്സിംഗ് സമയം (ചക്രങ്ങൾ) (ഞങ്ങൾ) (ചക്രങ്ങൾ) (ഞങ്ങൾ) 86 40 316 1.05 318 1.06 34,560 720 2,106 7.02 2,150 7.16 34,560 1,408 3,802 12.67 3,889 12.96 34,560 1,824 4,822 16.07 4,935 16.45 28,788 2,816 7,226 24.08 7,401 24.67 23,742 3,520 8,946 29.82 9,165 30.55 34,560 4,032 10,194 33.98 10,445 34.81 26,794 4,608 11,594 38.64 11,881 39.60 6,480 5,504 13,786 45.95 14,129 47.09 12,248 6,144 15,338 51.12 15,721 52.40
അപ്ലിങ്ക് ആക്സിലറേറ്റർ ലേറ്റൻസിയും പ്രോസസ്സിംഗ് സമയവും
- പരമാവധി ആവർത്തന സംഖ്യ = 8
| K | E | ലേറ്റൻസി | പ്രോസസ്സിംഗ് സമയം | ||
| (ചക്രങ്ങൾ) | (ഞങ്ങൾ) | (ചക്രങ്ങൾ) | (ഞങ്ങൾ) | ||
| 86 | 40 | 366 | 1.22 | 368 | 1.22 |
| 34,560 | 720 | 2,290 | 7.63 | 2,334 | 7.78 |
| 34,560 | 1,408 | 4,072 | 13.57 | 4,159 | 13.86 |
| 34,560 | 1,824 | 5,144 | 17.14 | 5,257 | 17.52 |
| 28,788 | 2,816 | 7,672 | 25.57 | 7,847 | 26.15 |
| തുടർന്നു… | |||||
| 23,742 | 3,520 | 9,480 | 31.6 | 9,699 | 32.33 |
| 34,560 | 4,032 | 10,792 | 35.97 | 11,043 | 36.81 |
| 26,794 | 4,608 | 12,264 | 40.88 | 12,551 | 41.83 |
| 6,480 | 5,504 | 14,568 | 48.56 | 14,911 | 49.70 |
| 12,248 | 6,144 | 16,200 | 54 | 16,583 | 55.27 |
കെ സൈസ് vs ലാറ്റൻസി
- max_iter=6 എന്നതിന്
ചിത്രം 19. കെ വലുപ്പവും പ്രോസസ്സിംഗ് സമയവും
- max_iter=6 എന്നതിന്
കെ സൈസ് vs ലാറ്റൻസി
- max_iter=8 എന്നതിന്
കെ വലിപ്പം വേഴ്സസ് പ്രോസസ്സിംഗ് സമയം
- max_iter=8 എന്നതിന്
4G Turbo-V Intel FPGA IP ഉപയോക്തൃ ഗൈഡിനായുള്ള ഡോക്യുമെന്റ് റിവിഷൻ ചരിത്രം
| തീയതി | IP പതിപ്പ് | ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സോഫ്റ്റ്വെയർ പതിപ്പ് | മാറ്റങ്ങൾ |
| 2020.11.18 | 1.0.0 | 20.1 | മേശ നീക്കം ചെയ്തു 4G Turbo-V പ്രകടനവും വിഭവ വിനിയോഗവും |
| 2020.06.02 | 1.0.0 | 20.1 | പ്രാരംഭ റിലീസ്. |
ഇന്റൽ കോർപ്പറേഷൻ. എല്ലാ അവകാശങ്ങളും നിക്ഷിപ്തം. ഇന്റൽ, ഇന്റൽ ലോഗോ, മറ്റ് ഇന്റൽ മാർക്കുകൾ എന്നിവ ഇന്റൽ കോർപ്പറേഷന്റെയോ അതിന്റെ അനുബന്ധ സ്ഥാപനങ്ങളുടെയോ വ്യാപാരമുദ്രകളാണ്. ഇന്റലിന്റെ സ്റ്റാൻഡേർഡ് വാറന്റിക്ക് അനുസൃതമായി അതിന്റെ FPGA, അർദ്ധചാലക ഉൽപ്പന്നങ്ങളുടെ പ്രകടനം നിലവിലെ സ്പെസിഫിക്കേഷനുകളിലേക്ക് Intel വാറന്റ് ചെയ്യുന്നു, എന്നാൽ അറിയിപ്പ് കൂടാതെ ഏത് സമയത്തും ഏത് ഉൽപ്പന്നങ്ങളിലും സേവനങ്ങളിലും മാറ്റങ്ങൾ വരുത്താനുള്ള അവകാശം നിക്ഷിപ്തമാണ്. Intel രേഖാമൂലം രേഖാമൂലം സമ്മതിച്ചതല്ലാതെ ഇവിടെ വിവരിച്ചിരിക്കുന്ന ഏതെങ്കിലും വിവരങ്ങളുടെയോ ഉൽപ്പന്നത്തിന്റെയോ സേവനത്തിന്റെയോ ആപ്ലിക്കേഷനിൽ നിന്നോ ഉപയോഗത്തിൽ നിന്നോ ഉണ്ടാകുന്ന ഉത്തരവാദിത്തമോ ബാധ്യതയോ Intel ഏറ്റെടുക്കുന്നില്ല. ഏതെങ്കിലും പ്രസിദ്ധീകരിച്ച വിവരങ്ങളെ ആശ്രയിക്കുന്നതിന് മുമ്പും ഉൽപ്പന്നങ്ങൾക്കോ സേവനങ്ങൾക്കോ ഓർഡറുകൾ നൽകുന്നതിനുമുമ്പ് ഉപകരണ സവിശേഷതകളുടെ ഏറ്റവും പുതിയ പതിപ്പ് നേടുന്നതിന് ഇന്റൽ ഉപഭോക്താക്കളോട് നിർദ്ദേശിക്കുന്നു. *മറ്റ് പേരുകളും ബ്രാൻഡുകളും മറ്റുള്ളവരുടെ സ്വത്തായി അവകാശപ്പെടാം.
പ്രമാണങ്ങൾ / വിഭവങ്ങൾ
 |
intel 4G Turbo-V FPGA IP [pdf] ഉപയോക്തൃ ഗൈഡ് 4G Turbo-V FPGA IP, 4G Turbo-V, FPGA IP |
