intel സൈക്ലോൺ 10 നേറ്റീവ് ഫ്ലോട്ടിംഗ് പോയിന്റ് DSP FPGA IP
Intel® Cyclone® 10 GX നേറ്റീവ് ഫ്ലോട്ടിംഗ്-പോയിന്റ് DSP Intel® FPGA IP ഉപയോക്തൃ ഗൈഡ്
Intel® Cyclone® 10 GX നേറ്റീവ് ഫ്ലോട്ടിംഗ്-പോയിന്റ് DSP Intel® FPGA IP പരാമീറ്റർ ചെയ്യുന്നു
നിങ്ങളുടെ ഡിസൈനിന് അനുയോജ്യമായ ഒരു ഐപി കോർ സൃഷ്ടിക്കാൻ വ്യത്യസ്ത പാരാമീറ്ററുകൾ തിരഞ്ഞെടുക്കുക.
- Intel® Quartus® Prime Pro എഡിഷനിൽ, Intel Cyclone® 10 GX ഉപകരണത്തെ ലക്ഷ്യമിടുന്ന ഒരു പുതിയ പ്രോജക്റ്റ് സൃഷ്ടിക്കുക.
- IP കാറ്റലോഗിൽ, ലൈബ്രറി ➤ DSP ➤ Primitive DSP ➤ Intel Cyclone 10 GX Native Floating Point DSP എന്നതിൽ ക്ലിക്ക് ചെയ്യുക.
Intel Cyclone 10 GX നേറ്റീവ് ഫ്ലോട്ടിംഗ്-പോയിന്റ് DSP IP കോർ IP പാരാമീറ്റർ എഡിറ്റർ തുറക്കുന്നു. - പുതിയ ഐപി വേരിയേഷൻ ഡയലോഗ് ബോക്സിൽ, ഒരു എന്റിറ്റിയുടെ പേര് നൽകി ശരി ക്ലിക്കുചെയ്യുക.
- പാരാമീറ്ററുകൾക്ക് കീഴിൽ, DSP ടെംപ്ലേറ്റ് തിരഞ്ഞെടുക്കുക View നിങ്ങളുടെ ഐപി കോറിനായി നിങ്ങൾ ആഗ്രഹിക്കുന്നു
- ഡിഎസ്പി ബ്ലോക്കിൽ View, ക്ലോക്ക് ടോഗിൾ ചെയ്യുക അല്ലെങ്കിൽ ഓരോ സാധുവായ രജിസ്റ്ററിന്റെയും റീസെറ്റ് ചെയ്യുക.
- മൾട്ടിപ്ലൈ ആഡ് അല്ലെങ്കിൽ വെക്റ്റർ മോഡ് 1-ന്, ചെയിൻ പോർട്ടിൽ നിന്നോ ആക്സ് പോർട്ടിൽ നിന്നോ ഇൻപുട്ട് തിരഞ്ഞെടുക്കുന്നതിന് GUI-യിലെ ചെയിൻ ഇൻ മൾട്ടിപ്ലക്സറിൽ ക്ലിക്ക് ചെയ്യുക.
- കൂട്ടിച്ചേർക്കലോ കുറയ്ക്കലോ തിരഞ്ഞെടുക്കുന്നതിന് GUI-യിലെ ആഡർ ചിഹ്നത്തിൽ ക്ലിക്ക് ചെയ്യുക.
- ചെയിൻഔട്ട് പോർട്ട് പ്രവർത്തനക്ഷമമാക്കാൻ ജിയുഐയിലെ ചെയിൻ ഔട്ട് മൾട്ടിപ്ലക്സറിൽ ക്ലിക്ക് ചെയ്യുക.
- എച്ച്ഡിഎൽ സൃഷ്ടിക്കുക ക്ലിക്കുചെയ്യുക.
- പൂർത്തിയാക്കുക ക്ലിക്ക് ചെയ്യുക.
ഇന്റൽ സൈക്ലോൺ 10 GX നേറ്റീവ് ഫ്ലോട്ടിംഗ്-പോയിന്റ് DSP ഇന്റൽ FPGA IP പാരാമീറ്ററുകൾ
പട്ടിക 1. പരാമീറ്ററുകൾ
പരാമീറ്റർ | മൂല്യം | ഡിഫോൾട്ട് മൂല്യം | വിവരണം |
DSP ടെംപ്ലേറ്റ് | ഗുണിക്കുക ചേർക്കുക
ഗുണനം ചേർക്കുക ഗുണിക്കുക അക്യുമുലേറ്റ് വെക്റ്റർ മോഡ് 1 വെക്റ്റർ മോഡ് 2 |
ഗുണിക്കുക | ഡിഎസ്പി ബ്ലോക്കിനായി ആവശ്യമുള്ള പ്രവർത്തന മോഡ് തിരഞ്ഞെടുക്കുക.
തിരഞ്ഞെടുത്ത പ്രവർത്തനം ഇതിൽ പ്രതിഫലിക്കുന്നു ഡിഎസ്പി ബ്ലോക്ക് View. |
View | രജിസ്റ്റർ, രജിസ്റ്റർ മായ്ക്കുന്നത് പ്രാപ്തമാക്കുന്നു | രജിസ്റ്റർ പ്രാപ്തമാക്കുന്നു | രജിസ്റ്ററുകൾക്കായി ക്ലോക്കിംഗ് സ്കീം അല്ലെങ്കിൽ റീസെറ്റ് സ്കീം തിരഞ്ഞെടുക്കുന്നതിനുള്ള ഓപ്ഷനുകൾ view. തിരഞ്ഞെടുത്ത പ്രവർത്തനം ഇതിൽ പ്രതിഫലിക്കുന്നു ഡിഎസ്പി ബ്ലോക്ക് View. |
തുടർന്നു… |
പരാമീറ്റർ | മൂല്യം | ഡിഫോൾട്ട് മൂല്യം | വിവരണം |
തിരഞ്ഞെടുക്കുക രജിസ്റ്റർ പ്രാപ്തമാക്കുന്നു വേണ്ടി ഡിഎസ്പി ബ്ലോക്ക് View രജിസ്റ്ററുകൾ ക്ലോക്കിംഗ് സ്കീം കാണിക്കാൻ. ഇതിലെ ഓരോ രജിസ്റ്ററുകളുടെയും ക്ലോക്കുകൾ മാറ്റാം view.
തിരഞ്ഞെടുക്കുക രജിസ്റ്റർ മായ്ക്കുന്നു വേണ്ടി ഡിഎസ്പി ബ്ലോക്ക് View രജിസ്റ്ററുകൾ റീസെറ്റ് സ്കീം കാണിക്കാൻ. ഓൺ ചെയ്യുക സിംഗിൾ ക്ലിയർ ഉപയോഗിക്കുക രജിസ്റ്ററുകൾ റീസെറ്റ് സ്കീം മാറ്റാൻ. |
|||
സിംഗിൾ ക്ലിയർ ഉപയോഗിക്കുക | ഓൺ അല്ലെങ്കിൽ ഓഫ് | ഓഫ് | DSP ബ്ലോക്കിലെ എല്ലാ രജിസ്റ്ററുകളും പുനഃസജ്ജമാക്കാൻ ഒരൊറ്റ റീസെറ്റ് വേണമെങ്കിൽ ഈ പരാമീറ്റർ ഓണാക്കുക. രജിസ്റ്ററുകൾ പുനഃസജ്ജമാക്കുന്നതിന് വ്യത്യസ്ത റീസെറ്റ് പോർട്ടുകൾ ഉപയോഗിക്കുന്നതിന് ഈ പരാമീറ്റർ ഓഫാക്കുക.
ഔട്ട്പുട്ട് രജിസ്റ്ററിൽ വ്യക്തമായ 0-ന് ഓണാക്കുക; ഔട്ട്പുട്ട് രജിസ്റ്ററിലെ വ്യക്തമായ 1-നായി ഓഫാക്കുക. 0 മായ്ക്കുക ഇൻപുട്ട് രജിസ്റ്ററുകൾക്ക് aclr[0] ഉപയോഗിക്കുന്നു സിഗ്നൽ. 1 മായ്ക്കുക ഔട്ട്പുട്ട്, പൈപ്പ്ലൈൻ രജിസ്റ്ററുകൾ ഉപയോഗങ്ങൾക്കായി aclr[1] സിഗ്നൽ. എല്ലാ ഇൻപുട്ട് രജിസ്റ്ററുകളും aclr[0] റീസെറ്റ് സിഗ്നൽ ഉപയോഗിക്കുന്നു. എല്ലാ ഔട്ട്പുട്ടും പൈപ്പ്ലൈൻ രജിസ്റ്ററുകളും aclr[1] റീസെറ്റ് സിഗ്നൽ ഉപയോഗിക്കുന്നു. |
ഡി.എസ്.പി View തടയുക. | |||
ചെയിൻ ഇൻ മൾട്ടിപ്ലക്സർ (14) | പ്രവർത്തനരഹിതമാക്കുക പ്രവർത്തനക്ഷമമാക്കുക | പ്രവർത്തനരഹിതമാക്കുക | ചെയിൻ പ്രവർത്തനക്ഷമമാക്കാൻ മൾട്ടിപ്ലക്സറിൽ ക്ലിക്ക് ചെയ്യുക
തുറമുഖം. |
ചെയിൻ ഔട്ട് മൾട്ടിപ്ലക്സർ (12) | പ്രവർത്തനരഹിതമാക്കുക പ്രവർത്തനക്ഷമമാക്കുക | പ്രവർത്തനരഹിതമാക്കുക | ചെയിൻഔട്ട് പ്രവർത്തനക്ഷമമാക്കാൻ മൾട്ടിപ്ലക്സറിൽ ക്ലിക്ക് ചെയ്യുക
തുറമുഖം. |
ആഡർ (13) | +
– |
+ | എന്നതിൽ ക്ലിക്ക് ചെയ്യുക ആഡർ കൂട്ടിച്ചേർക്കൽ അല്ലെങ്കിൽ കുറയ്ക്കൽ മോഡ് തിരഞ്ഞെടുക്കുന്നതിനുള്ള ചിഹ്നം. |
രജിസ്റ്റർ ക്ലോക്ക്
• ax_clock (2) • ay_clock (3) • az_clock (4) • mult_pipeline_cloc k(5) • ax_chainin_pl_cloc k (7) • adder_input_clock (9) • adder_input_2_clo ck (10) • output_clock (11) • accumulate_clock (1) • accum_pipeline_cl ഓക്ക് (6) • accum_adder_cloc k (8) |
ഒന്നുമില്ല ക്ലോക്ക് 0
ക്ലോക്ക് 1 ക്ലോക്ക് 2 |
ക്ലോക്ക് 0 | ഏതെങ്കിലും രജിസ്റ്ററിനെ മറികടക്കാൻ, രജിസ്റ്റർ ക്ലോക്ക് ടോഗിൾ ചെയ്യുക ഒന്നുമില്ല.
രജിസ്റ്റർ ക്ലോക്ക് ഇതിലേക്ക് ടോഗിൾ ചെയ്യുക: • ക്ലോക്ക് 0 ക്ലോക്ക് ഉറവിടമായി clk[0] സിഗ്നൽ ഉപയോഗിക്കുന്നതിന് • ക്ലോക്ക് 1 ക്ലോക്ക് ഉറവിടമായി clk[1] സിഗ്നൽ ഉപയോഗിക്കുന്നതിന് • ക്ലോക്ക് 2 ക്ലോക്ക് ഉറവിടമായി clk[2] സിഗ്നൽ ഉപയോഗിക്കുന്നതിന് നിങ്ങൾ തിരഞ്ഞെടുക്കുമ്പോൾ മാത്രമേ ഈ ക്രമീകരണങ്ങൾ മാറ്റാൻ കഴിയൂ രജിസ്റ്റർ പ്രാപ്തമാക്കുന്നു in View പരാമീറ്റർ. |
ചിത്രം 1. DSP ബ്ലോക്ക് View
പട്ടിക 2. DSP ടെംപ്ലേറ്റുകൾ
DSP ടെംപ്ലേറ്റുകൾ | വിവരണം |
ഗുണിക്കുക | ഒറ്റ പ്രിസിഷൻ ഗുണന പ്രവർത്തനം നടത്തുകയും ഇനിപ്പറയുന്ന സമവാക്യം പ്രയോഗിക്കുകയും ചെയ്യുന്നു:
• ഔട്ട് = Ay * Az |
ചേർക്കുക | ഒറ്റ പ്രിസിഷൻ സങ്കലനം അല്ലെങ്കിൽ കുറയ്ക്കൽ പ്രവർത്തനം നടത്തുകയും ഇനിപ്പറയുന്ന സമവാക്യങ്ങൾ പ്രയോഗിക്കുകയും ചെയ്യുന്നു:
• ഔട്ട് = Ay + Ax • ഔട്ട് = അയ് - കോടാലി |
കൂട്ടിച്ചേർക്കുക ഗുണിക്കുക | ഈ മോഡ് ഒറ്റ പ്രിസിഷൻ ഗുണനം നടത്തുന്നു, തുടർന്ന് കൂട്ടിച്ചേർക്കൽ അല്ലെങ്കിൽ കുറയ്ക്കൽ പ്രവർത്തനങ്ങൾ നടത്തുകയും ഇനിപ്പറയുന്ന സമവാക്യങ്ങൾ പ്രയോഗിക്കുകയും ചെയ്യുന്നു.
• ഔട്ട് = (Ay * Az) - ചെയിൻ • ഔട്ട് = (Ay * Az) + ചെയിൻ • ഔട്ട് = (Ay * Az) – കോടാലി • ഔട്ട് = (Ay * Az) + കോടാലി |
ഗുണിക്കുക ശേഖരിക്കുക | മുമ്പത്തെ ഗുണനഫലത്തിനൊപ്പം ഫ്ലോട്ടിംഗ് പോയിന്റ് ഗുണനവും തുടർന്ന് ഫ്ലോട്ടിംഗ് പോയിന്റ് കൂട്ടിച്ചേർക്കലും കുറയ്ക്കലും നടത്തുകയും ഇനിപ്പറയുന്ന സമവാക്യങ്ങൾ പ്രയോഗിക്കുകയും ചെയ്യുന്നു:
• ഔട്ട്(t) = [Ay(t) * Az(t)] – ശേഖരിക്കുമ്പോൾ പുറത്ത് (t-1) സിഗ്നൽ ഉയർന്നതാണ്. • ഔട്ട്(t) = [Ay(t) * Az(t)] + ഔട്ട് (t-1) അക്യുമുലേറ്റ് പോർട്ട് ഉയർന്ന് ഡ്രൈവ് ചെയ്യുമ്പോൾ. • ഔട്ട്(t) = Ay(t) * Az(t) അക്യുമുലേറ്റ് പോർട്ട് കുറയുമ്പോൾ ഡ്രൈവ് ചെയ്യപ്പെടും. |
വെക്റ്റർ മോഡ് 1 | മുമ്പത്തെ വേരിയബിൾ DSP ബ്ലോക്കിൽ നിന്നുള്ള ചെയിൻ ഇൻപുട്ട് ഉപയോഗിച്ച് ഫ്ലോട്ടിംഗ് പോയിന്റ് ഗുണനവും തുടർന്ന് ഫ്ലോട്ടിംഗ് പോയിന്റ് കൂട്ടിച്ചേർക്കലും അല്ലെങ്കിൽ കുറയ്ക്കലും നടത്തുകയും ഇനിപ്പറയുന്ന സമവാക്യങ്ങൾ പ്രയോഗിക്കുകയും ചെയ്യുന്നു: |
തുടർന്നു… |
DSP ടെംപ്ലേറ്റുകൾ | വിവരണം |
• ഔട്ട് = (Ay * Az) - ചെയിൻ
• ഔട്ട് = (Ay * Az) + ചെയിൻ • ഔട്ട് = (Ay * Az), ചെയിൻഔട്ട് = കോടാലി |
|
വെക്റ്റർ മോഡ് 2 | ഫ്ലോട്ടിംഗ് പോയിന്റ് ഗുണനം നടത്തുന്നു, അവിടെ ഐപി കോർ ഗുണനഫലം നേരിട്ട് ചെയിൻഔട്ടിലേക്ക് നൽകുന്നു. IP കോർ, ഔട്ട്പുട്ട് ഫലമായി ഇൻപുട്ട് ആക്സിൽ നിന്ന് മുമ്പത്തെ വേരിയബിൾ DSP ബ്ലോക്കിൽ നിന്ന് ചെയിൻ ഇൻപുട്ട് കൂട്ടിച്ചേർക്കുകയോ കുറയ്ക്കുകയോ ചെയ്യുന്നു.
ഈ മോഡ് ഇനിപ്പറയുന്ന സമവാക്യങ്ങൾ പ്രയോഗിക്കുന്നു: • ഔട്ട് = കോടാലി – ചങ്ങല, ചങ്ങല = Ay * Az • ഔട്ട് = Ax + chainin , chainout = Ay * Az • ഔട്ട് = കോടാലി , ചങ്ങല = Ay * Az |
ഇന്റൽ സൈക്ലോൺ 10 GX നേറ്റീവ് ഫ്ലോട്ടിംഗ്-പോയിന്റ് DSP Intel FPGA IP സിഗ്നലുകൾ
ചിത്രം 2. ഇന്റൽ സൈക്ലോൺ 10 GX നേറ്റീവ് ഫ്ലോട്ടിംഗ്-പോയിന്റ് DSP Intel FPGA IP സിഗ്നലുകൾ
ഐപി കോറിന്റെ ഇൻപുട്ട്, ഔട്ട്പുട്ട് സിഗ്നലുകൾ ചിത്രം കാണിക്കുന്നു.
പട്ടിക 3. ഇന്റൽ സൈക്ലോൺ 10 GX നേറ്റീവ് ഫ്ലോട്ടിംഗ്-പോയിന്റ് DSP ഇന്റൽ FPGA IP ഇൻപുട്ട് സിഗ്നലുകൾ
സിഗ്നൽ നാമം | ടൈപ്പ് ചെയ്യുക | വീതി | സ്ഥിരസ്ഥിതി | വിവരണം |
കോടാലി[31:0] | ഇൻപുട്ട് | 32 | താഴ്ന്നത് | ഗുണിതത്തിലേക്ക് ഡാറ്റ ബസ് ഇൻപുട്ട് ചെയ്യുക. ഇതിൽ ലഭ്യമാണ്:
• മോഡ് ചേർക്കുക • ചെയിൻ, ചെയിൻ ഔട്ട് ഫീച്ചർ ഇല്ലാതെ മൾട്ടിപ്ലൈ-ആഡ് മോഡ് • വെക്റ്റർ മോഡ് 1 • വെക്റ്റർ മോഡ് 2 |
എയ്[31:0] | ഇൻപുട്ട് | 32 | താഴ്ന്നത് | ഗുണിതത്തിലേക്ക് ഡാറ്റ ബസ് ഇൻപുട്ട് ചെയ്യുക.
എല്ലാ ഫ്ലോട്ടിംഗ് പോയിന്റ് പ്രവർത്തന രീതികളിലും ലഭ്യമാണ്. |
az[31:0] | ഇൻപുട്ട് | 32 | താഴ്ന്നത് | ഗുണിതത്തിലേക്ക് ഡാറ്റ ബസ് ഇൻപുട്ട് ചെയ്യുക. ഇതിൽ ലഭ്യമാണ്:
• ഗുണിക്കുക • ഗുണനം ചേർക്കുക • ഗുണിതമായി ശേഖരിക്കുക • വെക്റ്റർ മോഡ് 1 • വെക്റ്റർ മോഡ് 2 |
ചെയിൻ[31:0] | ഇൻപുട്ട് | 32 | താഴ്ന്നത് | മുമ്പത്തെ ഫ്ലോട്ടിംഗ് പോയിന്റ് DSP IP കോറിൽ നിന്നുള്ള ചെയിൻഔട്ട് സിഗ്നലുകളിലേക്ക് ഈ സിഗ്നലുകൾ ബന്ധിപ്പിക്കുക. |
clk[2:0] | ഇൻപുട്ട് | 3 | താഴ്ന്നത് | എല്ലാ രജിസ്റ്ററുകൾക്കുമുള്ള ഇൻപുട്ട് ക്ലോക്ക് സിഗ്നലുകൾ.
ഏതെങ്കിലും ഇൻപുട്ട് രജിസ്റ്ററുകൾ, പൈപ്പ്ലൈൻ രജിസ്റ്ററുകൾ, അല്ലെങ്കിൽ ഔട്ട്പുട്ട് രജിസ്റ്ററുകൾ എന്നിവ സജ്ജീകരിച്ചിട്ടുണ്ടെങ്കിൽ മാത്രമേ ഈ ക്ലോക്ക് സിഗ്നലുകൾ ലഭ്യമാകൂ. ക്ലോക്ക് 0 or ക്ലോക്ക് 1 or ക്ലോക്ക് 2. |
ena[2:0] | ഇൻപുട്ട് | 3 | ഉയർന്നത് | ക്ലോക്ക് ക്ലിക്കിനായി പ്രവർത്തനക്ഷമമാക്കുക[2:0]. ഈ സിഗ്നലുകൾ സജീവമാണ്-ഉയർന്നതാണ്.
• ena[0] ഇതിനുള്ളതാണ് ക്ലോക്ക് 0 • ena[1] ഇതിനുള്ളതാണ് ക്ലോക്ക് 1 • ena[2] ഇതിനുള്ളതാണ് ക്ലോക്ക് 2 |
aclr[1:0] | ഇൻപുട്ട് | 2 | താഴ്ന്നത് | എല്ലാ രജിസ്റ്ററുകൾക്കുമുള്ള അസിൻക്രണസ് ക്ലിയർ ഇൻപുട്ട് സിഗ്നലുകൾ. ഈ സിഗ്നലുകൾ സജീവമായി ഉയർന്നതാണ്.
ഉപയോഗിക്കുക aclr[0] എല്ലാ ഇൻപുട്ട് രജിസ്റ്ററുകൾക്കും ഉപയോഗത്തിനും aclr[1] എല്ലാ പൈപ്പ്ലൈൻ, ഔട്ട്പുട്ട് രജിസ്റ്ററുകൾക്കും. |
ശേഖരിക്കുക | ഇൻപുട്ട് | 1 | താഴ്ന്നത് | അക്യുമുലേറ്റർ ഫീച്ചർ പ്രവർത്തനക്ഷമമാക്കാനോ പ്രവർത്തനരഹിതമാക്കാനോ ഉള്ള ഇൻപുട്ട് സിഗ്നൽ.
• ആഡറിന്റെ ഔട്ട്പുട്ട് ഫീഡ്ബാക്ക് പ്രവർത്തനക്ഷമമാക്കാൻ ഈ സിഗ്നൽ ഉറപ്പിക്കുക. • ഫീഡ്ബാക്ക് മെക്കാനിസം പ്രവർത്തനരഹിതമാക്കാൻ ഈ സിഗ്നൽ ഡി-സെസെർട്ട് ചെയ്യുക. റൺ-ടൈമിൽ നിങ്ങൾക്ക് ഈ സിഗ്നൽ ഉറപ്പിക്കാനോ ഡി-അസെർട്ട് ചെയ്യാനോ കഴിയും. മൾട്ടിപ്ലൈ അക്യുമുലേറ്റ് മോഡിൽ ലഭ്യമാണ്. |
ചങ്ങല[31:0] | ഔട്ട്പുട്ട് | 32 | — | അടുത്ത ഫ്ലോട്ടിംഗ് പോയിന്റ് DSP IP കോറിന്റെ ചെയിൻ സിഗ്നലുകളിലേക്ക് ഈ സിഗ്നലുകൾ ബന്ധിപ്പിക്കുക. |
ഫലം[31:0] | ഔട്ട്പുട്ട് | 32 | — | IP കോറിൽ നിന്നുള്ള ഔട്ട്പുട്ട് ഡാറ്റ ബസ്. |
ഡോക്യുമെൻ്റ് റിവിഷൻ ചരിത്രം
Intel Cyclone 10 GX നേറ്റീവ് ഫ്ലോട്ടിംഗ്-പോയിന്റ് DSP Intel FPGA IP ഉപയോക്തൃ ഗൈഡിലെ മാറ്റങ്ങൾ
തീയതി | പതിപ്പ് | മാറ്റങ്ങൾ |
നവംബർ 2017 | 2017.11.06 | പ്രാരംഭ റിലീസ്. |
ഇന്റൽ കോർപ്പറേഷൻ. എല്ലാ അവകാശങ്ങളും നിക്ഷിപ്തം. ഇന്റൽ, ഇന്റൽ ലോഗോ, മറ്റ് ഇന്റൽ മാർക്കുകൾ എന്നിവ ഇന്റൽ കോർപ്പറേഷന്റെയോ അതിന്റെ അനുബന്ധ സ്ഥാപനങ്ങളുടെയോ വ്യാപാരമുദ്രകളാണ്. ഇന്റലിന്റെ സ്റ്റാൻഡേർഡ് വാറന്റിക്ക് അനുസൃതമായി അതിന്റെ FPGA, അർദ്ധചാലക ഉൽപ്പന്നങ്ങളുടെ പ്രകടനം നിലവിലെ സ്പെസിഫിക്കേഷനുകളിലേക്ക് Intel വാറന്റ് ചെയ്യുന്നു, എന്നാൽ അറിയിപ്പ് കൂടാതെ ഏത് സമയത്തും ഏത് ഉൽപ്പന്നങ്ങളിലും സേവനങ്ങളിലും മാറ്റങ്ങൾ വരുത്താനുള്ള അവകാശം നിക്ഷിപ്തമാണ്. Intel രേഖാമൂലം രേഖാമൂലം സമ്മതിച്ചതല്ലാതെ ഇവിടെ വിവരിച്ചിരിക്കുന്ന ഏതെങ്കിലും വിവരങ്ങളുടെയോ ഉൽപ്പന്നത്തിന്റെയോ സേവനത്തിന്റെയോ ആപ്ലിക്കേഷനിൽ നിന്നോ ഉപയോഗത്തിൽ നിന്നോ ഉണ്ടാകുന്ന ഉത്തരവാദിത്തമോ ബാധ്യതയോ Intel ഏറ്റെടുക്കുന്നില്ല. ഏതെങ്കിലും പ്രസിദ്ധീകരിച്ച വിവരങ്ങളെ ആശ്രയിക്കുന്നതിന് മുമ്പും ഉൽപ്പന്നങ്ങൾക്കോ സേവനങ്ങൾക്കോ ഓർഡറുകൾ നൽകുന്നതിനുമുമ്പ് ഉപകരണ സവിശേഷതകളുടെ ഏറ്റവും പുതിയ പതിപ്പ് നേടുന്നതിന് ഇന്റൽ ഉപഭോക്താക്കളോട് നിർദ്ദേശിക്കുന്നു. *മറ്റ് പേരുകളും ബ്രാൻഡുകളും മറ്റുള്ളവരുടെ സ്വത്തായി അവകാശപ്പെടാം.
പ്രമാണങ്ങൾ / വിഭവങ്ങൾ
![]() |
intel സൈക്ലോൺ 10 നേറ്റീവ് ഫ്ലോട്ടിംഗ് പോയിന്റ് DSP FPGA IP [pdf] ഉപയോക്തൃ ഗൈഡ് സൈക്ലോൺ 10 നേറ്റീവ് ഫ്ലോട്ടിംഗ് പോയിന്റ് DSP FPGA IP, 10 നേറ്റീവ് ഫ്ലോട്ടിംഗ് പോയിന്റ് DSP FPGA IP, നേറ്റീവ് FloatingPoint DSP FPGA IP, FloatingPoint DSP FPGA IP, DSP FPGA IP, FPGA IP |