ഇന്റൽ FPGA-കൾക്കുള്ള DSP ബിൽഡർ
ഉൽപ്പന്ന വിവരം
ഇൻ്റൽ എഫ്പിജിഎകൾക്കുള്ള ഡിഎസ്പി ബിൽഡർ എന്നാണ് ഉൽപ്പന്നത്തിൻ്റെ പേര്. ഇൻ്റൽ എഫ്പിജിഎകളിൽ ഡിജിറ്റൽ സിഗ്നൽ പ്രോസസ്സിംഗ് (ഡിഎസ്പി) അൽഗോരിതം രൂപകൽപ്പന ചെയ്യാനും നടപ്പിലാക്കാനും ഉപയോക്താക്കളെ അനുവദിക്കുന്ന ഒരു സോഫ്റ്റ്വെയർ ടൂളാണിത്. മാത്‌വർക്ക്സ് മാറ്റ്‌ലാബ്, സിമുലിങ്ക് ടൂൾ എന്നിവയുമായി സംയോജിപ്പിക്കുന്ന ഒരു ഗ്രാഫിക്കൽ ഇൻ്റർഫേസ് ടൂൾ നൽകുന്നു, ഇത് ബ്ലോക്ക് ഡയഗ്രം സമീപനം ഉപയോഗിച്ച് ഡിഎസ്പി സിസ്റ്റങ്ങൾ രൂപകൽപ്പന ചെയ്യാൻ ഉപയോക്താക്കളെ അനുവദിക്കുന്നു. ഉപകരണത്തിന് വ്യത്യസ്ത പതിപ്പുകളുണ്ട്, ഏറ്റവും പുതിയ പതിപ്പ് 22.4 ആണ്. ഉൽപ്പന്നം നിരവധി പുനരവലോകനങ്ങളിലൂടെ കടന്നുപോയി, ഓരോ പുനരവലോകനത്തിലും പുതിയ സവിശേഷതകൾ, ബഗ് പരിഹരിക്കലുകൾ, മെച്ചപ്പെടുത്തലുകൾ എന്നിവ അവതരിപ്പിക്കുന്നു. റിവിഷൻ ഹിസ്റ്ററി ടേബിൾ ഓരോ പതിപ്പിലും വരുത്തിയ മാറ്റങ്ങളുടെ ഒരു സംഗ്രഹം നൽകുന്നു. ഉൽപ്പന്നത്തിന് രണ്ട് ബ്ലോക്ക്സെറ്റ് പതിപ്പുകളുണ്ട്: സ്റ്റാൻഡേർഡ് ബ്ലോക്ക്സെറ്റും അഡ്വാൻസ്ഡ് ബ്ലോക്ക്സെറ്റും. ഇൻ്റൽ ക്വാർട്ടസ് പ്രൈം സ്റ്റാൻഡേർഡ് പതിപ്പിന് സ്റ്റാൻഡേർഡ് ബ്ലോക്ക്സെറ്റ് ലഭ്യമാണ്, അതേസമയം അഡ്വാൻസ്ഡ് ബ്ലോക്ക്സെറ്റ് ഇൻ്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോ എഡിഷനും ഇൻ്റൽ ക്വാർട്ടസ് പ്രൈം സ്റ്റാൻഡേർഡ് എഡിഷനും ലഭ്യമാണ്. ശരിയായ ഇൻസ്റ്റാളേഷനും ഉപയോഗത്തിനും ആവശ്യമായ സിസ്റ്റം ആവശ്യകതകൾ ഉൽപ്പന്നത്തിന് ഉണ്ട്. MATLAB-ൻ്റെ 64-ബിറ്റ് പതിപ്പുകൾക്കുള്ള പിന്തുണയോടെ, MathWorks MATLAB, Simulink ടൂൾ എന്നിവയുടെ ഒരു പതിപ്പെങ്കിലും ഇതിന് ആവശ്യമാണ്. ഇൻ്റൽ ക്വാർട്ടസ് പ്രൈം സോഫ്റ്റ്വെയർ പതിപ്പ് ഉപയോഗിക്കുന്ന ഇൻ്റൽ എഫ്‌പിജിഎകൾക്കായുള്ള ഡിഎസ്പി ബിൽഡറിൻ്റെ പതിപ്പുമായി പൊരുത്തപ്പെടണം. വിപുലമായ ബ്ലോക്ക്സെറ്റ് എല്ലാ പ്രവർത്തനങ്ങൾക്കും സിമുലിങ്ക് ഫിക്സഡ്-പോയിൻ്റ് തരങ്ങൾ ഉപയോഗിക്കുന്നു കൂടാതെ സിമുലിങ്ക് ഫിക്സഡ് പോയിൻ്റിൻ്റെ ലൈസൻസുള്ള പതിപ്പുകൾ ആവശ്യമാണ്. കൂടുതൽ പ്രവർത്തനക്ഷമതയ്ക്കായി DSP സിസ്റ്റം ടൂൾബോക്സും കമ്മ്യൂണിക്കേഷൻസ് സിസ്റ്റം ടൂൾബോക്സും Intel ശുപാർശ ചെയ്യുന്നു.
ഉൽപ്പന്ന ഉപയോഗ നിർദ്ദേശങ്ങൾ
- നിങ്ങളുടെ വർക്ക്സ്റ്റേഷനിൽ മാത്ത്‌വർക്ക്സ് MATLAB, Simulink ടൂൾ എന്നിവയുടെ അനുയോജ്യമായ പതിപ്പ് ഇൻസ്റ്റാൾ ചെയ്തിട്ടുണ്ടെന്ന് ഉറപ്പാക്കുക. MATLAB-ൻ്റെ 64-ബിറ്റ് പതിപ്പുകളെ മാത്രമേ ടൂൾ പിന്തുണയ്ക്കൂ.
- ഇൻ്റൽ ക്വാർട്ടസ് പ്രൈം സോഫ്റ്റ്‌വെയറിൻ്റെ ഉചിതമായ പതിപ്പ് നിങ്ങൾ ഇൻസ്റ്റാൾ ചെയ്തിട്ടുണ്ടെന്ന് ഉറപ്പാക്കുക. പതിപ്പ് നിങ്ങൾ ഉപയോഗിക്കുന്ന Intel FPGA-കൾക്കുള്ള DSP ബിൽഡറിൻ്റെ പതിപ്പുമായി പൊരുത്തപ്പെടണം.
- Intel FPGA-കൾക്കായി DSP ബിൽഡർ സമാരംഭിച്ച് ഗ്രാഫിക്കൽ ഇൻ്റർഫേസ് തുറക്കുക.
- ഉപകരണം നൽകുന്ന ബ്ലോക്ക് ഡയഗ്രം സമീപനം ഉപയോഗിച്ച് നിങ്ങളുടെ DSP സിസ്റ്റം രൂപകൽപ്പന ചെയ്യുക. നിങ്ങൾക്ക് ആവശ്യമുള്ള അൽഗോരിതം നിർമ്മിക്കാൻ ലഭ്യമായ ബ്ലോക്കുകളും ഫീച്ചറുകളും ഉപയോഗിക്കുക.
- അഡ്വാൻ എടുക്കുകtagനിങ്ങളുടെ ഡിസൈനിലെ എല്ലാ പ്രവർത്തനങ്ങൾക്കുമുള്ള സിമുലിങ്ക് ഫിക്സഡ്-പോയിൻ്റ് തരങ്ങളുടെ ഇ. സിമുലിങ്ക് ഫിക്സഡ് പോയിൻ്റിന് ആവശ്യമായ ലൈസൻസുകൾ നിങ്ങൾക്കുണ്ടെന്ന് ഉറപ്പാക്കുക.
- നിങ്ങൾക്ക് കൂടുതൽ പ്രവർത്തനക്ഷമത ആവശ്യമുണ്ടെങ്കിൽ, ഇൻ്റൽ ശുപാർശ ചെയ്യുന്ന DSP സിസ്റ്റം ടൂൾബോക്സും കമ്മ്യൂണിക്കേഷൻസ് സിസ്റ്റം ടൂൾബോക്സും ഉപയോഗിക്കുന്നത് പരിഗണിക്കുക.
- നിങ്ങളുടെ ഡിസൈൻ പൂർത്തിയായിക്കഴിഞ്ഞാൽ, നിങ്ങൾക്ക് ആവശ്യമുള്ളത് സൃഷ്ടിക്കാൻ കഴിയും fileഒരു ഇന്റൽ എഫ്‌പിജിഎ പ്രോഗ്രാമിംഗിനുള്ളതാണ്.
ഈ ഉപയോഗ നിർദ്ദേശങ്ങൾ പാലിക്കുന്നതിലൂടെ, Intel FPGA-കൾക്കുള്ള DSP ബിൽഡർ ഉപയോഗിച്ച് Intel FPGA-കളിൽ DSP അൽഗോരിതം ഫലപ്രദമായി രൂപകൽപ്പന ചെയ്യാനും നടപ്പിലാക്കാനും നിങ്ങൾക്ക് കഴിയും.
Intel® FPGAs റിലീസ് കുറിപ്പുകൾക്കായുള്ള DSP ബിൽഡർ
ബന്ധപ്പെട്ട വിവരങ്ങൾ
- വിജ്ഞാന അടിത്തറ
- സോഫ്റ്റ്വെയർ ഇൻസ്റ്റാളേഷനും ലൈസൻസിംഗും
എറാറ്റ
എറേറ്റ എന്നത് പ്രവർത്തനപരമായ വൈകല്യങ്ങളോ പിശകുകളോ ആണ്, ഇത് പ്രസിദ്ധീകരിച്ച സ്പെസിഫിക്കേഷനുകളിൽ നിന്ന് ഉൽപ്പന്നം വ്യതിചലിക്കാൻ ഇടയാക്കിയേക്കാം. ഡോക്യുമെൻ്റേഷൻ പ്രശ്നങ്ങളിൽ പിശകുകൾ, വ്യക്തമല്ലാത്ത വിവരണങ്ങൾ അല്ലെങ്കിൽ നിലവിലുള്ള പ്രസിദ്ധീകരിച്ച സവിശേഷതകളിൽ നിന്നോ ഉൽപ്പന്ന രേഖകളിൽ നിന്നോ ഉള്ള ഒഴിവാക്കലുകൾ ഉൾപ്പെടുന്നു.
തെറ്റുതിരുത്തലുകളെക്കുറിച്ചും തെറ്റ് ബാധിച്ച പതിപ്പുകളെക്കുറിച്ചും ഉള്ള പൂർണ്ണ വിവരങ്ങൾക്ക്, Intel®-ൻ്റെ നോളജ് ബേസ് പേജ് കാണുക webസൈറ്റ്.
ബന്ധപ്പെട്ട വിവരങ്ങൾ
വിജ്ഞാന അടിത്തറ
ഇൻ്റൽ എഫ്പിജിഎയുടെ അഡ്വാൻസ്ഡ് ബ്ലോക്ക്സെറ്റ് റിവിഷൻ ഹിസ്റ്ററിക്കായുള്ള ഡിഎസ്പി ബിൽഡർ
| പതിപ്പ് | തീയതി | വിവരണം |
| 22.4 | 2022.12.12 | മെട്രിക്സ് മൾട്ടിപ്ലൈ എഞ്ചിൻ ഡിസൈൻ എക്സ് ചേർത്തുample. |
| 22.3 | 2022.09.30 | • മെച്ചപ്പെട്ട പ്രകടനം:
- DSP ബിൽഡർ ഇപ്പോൾ FP16, Bfloat16 എന്നിവയ്‌ക്കായി FP DSP ബ്ലോക്ക് ഉപയോഗിക്കുന്നു, ശരിയായി റൗണ്ട് ചെയ്‌തിരിക്കുന്നു, ചേർക്കുക, ഉപ or AddSub Intel Agilex ഉപകരണങ്ങളിൽ - DSP ബിൽഡർ ബ്ലോക്ക്‌സെറ്റിലെ എക്‌സ്‌പോണൻഷ്യൽ, നാച്ചുറൽ ലോഗിനായി DSP ഹെവി, DSP ലൈറ്റ് ആർക്കിടെക്ചറുകളിലേക്ക് ആക്സസ് നൽകി. — രണ്ട് ലോവർ പ്രിസിഷൻ FP ഫോർമാറ്റുകൾക്കായുള്ള മെച്ചപ്പെട്ട FP FFT ലോജിക് ഉപയോഗം: FP16, FP19. • പ്ലാറ്റ്ഫോം ഡിസൈനറിലെ മറ്റ് ഐപിയുമായി DSP ബിൽഡർ ഡിസൈനുകളുടെ മെച്ചപ്പെടുത്തിയ സംയോജനം. - DSP ബിൽഡർ അൺറോൾ ചെയ്യുന്നില്ല, എന്നാൽ സങ്കീർണ്ണമായ സിഗ്നലുകളുടെ (ഓപ്ഷണലായി) വെക്റ്ററുകൾ ഒരു ഏക ചാലക എൻ്റിറ്റിയായി നിലനിർത്തുന്നു. — നിങ്ങൾക്ക് ചാലകത്തിന് ഒരു ഇഷ്‌ടാനുസൃത റോൾ നൽകാനും കഴിയും. ഡിഎസ്പി ബിൽഡർ മോഡൽ നെയിം ഉപയോഗിച്ച് ഇൻ്റർഫേസ് പ്രിഫിക്‌സ് ചെയ്‌ത് തനതായ പേരുകളുള്ള ഒന്നിലധികം വഴികൾ DSP ബിൽഡർ സ്വയമേവ അസൈൻ ചെയ്യുന്നു. • യുടെ ഡിഫോൾട്ട് കോൺഫിഗറേഷൻ മെച്ചപ്പെടുത്തി എഫ്എഫ്ടി FFT പാരാമീറ്ററുകൾ മാറ്റുമ്പോൾ പിശകുകൾ കുറയ്ക്കുന്നതിന് തടയുന്നു. • യുടെ ആന്തരിക അവസ്ഥ പുനഃസജ്ജമാക്കുന്നതിനുള്ള ഓപ്ഷൻ നൽകിയിരിക്കുന്നു എഫ്ഐആർ ഒരു ഊഷ്മള റീസെറ്റ് സമയത്ത് തടയുക. • ഡിഎസ്പി ബിൽഡർ രൂപകൽപ്പന ചെയ്യുന്ന സിമുലിങ്ക് ബ്ലോക്കുകൾ ഉൾക്കൊള്ളുന്ന ഒരു ലൈബ്രറി ചേർത്തു. |
| 22.2 | 2022.03.30 | ആന്തരിക ആവർത്തന എണ്ണം കുറച്ചു കോർഡിക് വിഭവ ഉപയോഗം കുറയ്ക്കുന്നതിനും കൃത്യത വർദ്ധിപ്പിക്കുന്നതിനും തടയുക. |
| തുടർന്നു… | ||
| പതിപ്പ് | തീയതി | വിവരണം |
| 22.1 | 2022.06.30 | • ലേറ്റൻസി റിപ്പോർട്ടിംഗ് ചേർത്തു ജിപിഐഒ ബ്ലോക്ക് (ഇതിലെ ലേറ്റൻസി റിപ്പോർട്ടിംഗിന് സമാനമാണ് ചാനൽ IO
ബ്ലോക്കുകൾ). • ഒരു ഹൈബ്രിഡ് ബാക്ക്-ടു-ബാക്ക് ചേർത്തു വി.എഫ്.എഫ്.ടി ബ്ലോക്ക്, FFT പൈപ്പ്ലൈൻ ഫ്ലഷ് ചെയ്യാതെ തന്നെ FFT വലുപ്പം മാറുമ്പോൾ ഡാറ്റയുടെ തുടർച്ചയായ സ്ട്രീമിംഗ് പിന്തുണയ്ക്കുന്നു. • DSP ബിൽഡർ അഡ്വാൻസ്ഡ് പ്രോയിൽ Intel Cyclone 10 LP, Intel MAX 10, Cyclone IV E+GX എന്നിവയ്ക്കുള്ള പിന്തുണ ചേർത്തു. നിങ്ങൾ ജനറേറ്റുചെയ്‌ത RTL Intel Quartus Std പതിപ്പിനൊപ്പം കംപൈൽ ചെയ്യണം. • വായന-ആക്സസ് നിയന്ത്രണ സംവിധാനം വിപുലീകരിച്ചു പങ്കിട്ട മെമ്മുകൾ തടയുക • പരിവർത്തനം വഴി മെച്ചപ്പെടുത്തിയ DSP ബ്ലോക്ക് പാക്കിംഗ് ചേർക്കുക, ഉപ, ഒപ്പം മക്സ് ഒരു ചലനാത്മകതയിലേക്ക് AddSub തടയുക |
| 21.4 | 2021.12.30 | ചേർത്തു AXI4 സ്ട്രീം റിസീവർ ഒപ്പം AXI4StreamTransmitter ലേക്ക് സ്ട്രീമിംഗ് ലൈബ്രറി |
| 21.3 | 2021.09.30 | • കൂടെ DFT ലൈബ്രറി ചേർത്തു DFT, റീഓർഡർബ്ലോക്ക്, ഒപ്പം പുനഃക്രമീകരിക്കുക, പുനഃക്രമീകരിക്കുക ബ്ലോക്കുകൾ
• സൈക്ലോൺ V ഉപകരണങ്ങൾക്കുള്ള പിന്തുണ ചേർത്തു • ഡിഎസ്പി ബിൽഡർ മെമ്മറി ബ്ലോക്കുകളിലേക്ക് അഡ്വൈസറി റീഡ് ആക്സസ് (RA) നിയന്ത്രണങ്ങൾ ചേർത്തു • ഒരു ലളിതമായ ബാക്ക്-ടു-ബാക്ക് FFT ബ്ലോക്ക്സെറ്റ് ചേർത്തു • പതിപ്പിന് അനുയോജ്യമായ ഇൻ്റൽ ക്വാർട്ടസ് പ്രൈം ഇൻസ്റ്റാളേഷൻ ആവശ്യമില്ലാതെ തന്നെ ഡിഎസ്പി ബിൽഡർ ഇൻസ്റ്റാൾ ചെയ്യാനുള്ള കഴിവ് ചേർത്തു |
| 21.1 | 2021.06.30 | • ചേർത്തു ഫിനിറ്റ് സ്റ്റേറ്റ് മെഷീൻ ബ്ലോക്കും രൂപകൽപ്പനയും മുൻample.
• MATLAB പതിപ്പിനുള്ള പിന്തുണ ചേർത്തു: R2020b |
| 20.1 | 2020.04.13 | ഉപകരണ സെലക്ടർ നീക്കം ചെയ്തു ഉപകരണ പാരാമീറ്ററുകൾ പാനൽ. |
| 2019.09.01 | Intel Agilex® ഉപകരണങ്ങൾക്കുള്ള പിന്തുണ ചേർത്തു. | |
| 19.1 | 2019.04.01 | • രണ്ട് പുതിയ ഫ്ലോട്ടിംഗ് പോയിൻ്റ് തരങ്ങൾക്കുള്ള പിന്തുണ ചേർത്തു float16_m7 (bfloat), float19_m10.
• ആശ്രിത ലേറ്റൻസി ഫീച്ചർ ചേർത്തു. • FIFO ബഫർ ഫിൽ-ലെവൽ റിപ്പോർട്ടിംഗ് ചേർത്തു. |
| 18.1 | 2018.09.17 | • HDL ഇറക്കുമതി ചേർത്തു.
• C++ സോഫ്റ്റ്വെയർ മോഡലുകൾ ചേർത്തു. |
| 18.0 | 2018.05.08 | • DSP ബിൽഡർ ഡിസൈനുകളുടെ ഓട്ടോമാറ്റിക് റീസെറ്റ് മിനിമൈസേഷനുള്ള പിന്തുണ ചേർത്തു. റീസെറ്റ് മിനിമൈസേഷൻ, ഡിസൈനിൻ്റെ ശരിയായ പ്രവർത്തനക്ഷമത നിലനിർത്തിക്കൊണ്ടുതന്നെ, റീസെറ്റ് ആവശ്യമായ ഒരു ഡിസൈനിലെ രജിസ്റ്ററുകളുടെ ഏറ്റവും കുറഞ്ഞ സെറ്റ് നിർണ്ണയിക്കുന്നു. ഡിഎസ്പി ബിൽഡർ പുനഃസജ്ജമാക്കുന്ന രജിസ്റ്ററുകളുടെ എണ്ണം കുറയ്ക്കുന്നത് ഫലങ്ങളുടെ മെച്ചപ്പെട്ട ഗുണനിലവാരം നൽകിയേക്കാം, അതായത് ഏരിയ കുറയ്ക്കുകയും Fmax വർദ്ധിപ്പിക്കുകയും ചെയ്യും.
• ബിറ്റ് ഫീൽഡുകൾക്കുള്ള പിന്തുണ ചേർത്തു പങ്കിട്ട മെം തടയുക. ഈ ഫീൽഡുകൾ നിലവിലുള്ള ബിറ്റ് ഫീൽഡ് പിന്തുണയുമായി സാമ്യമുള്ള പ്രവർത്തനക്ഷമത നൽകുന്നു റെഗ്ഫീൽഡ് ഒപ്പം RegOut ബ്ലോക്കുകൾ. • ഒരു DSP ബിൽഡർ ഡിസൈനിലേക്ക് VHDL അല്ലെങ്കിൽ Verilog HDL സിന്തസൈസ് ചെയ്യാവുന്ന ഡിസൈനുകൾ ഉൾക്കൊള്ളുന്ന HDL ഇറക്കുമതിക്കായി ബീറ്റ പിന്തുണ ചേർത്തു. നിങ്ങൾക്ക് ഇറക്കുമതി ചെയ്ത ഡിസൈൻ ഡിഎസ്പി ബിൽഡർ സിമുലിങ്ക് ഘടകങ്ങൾ ഉപയോഗിച്ച് കോസിമുലേറ്റ് ചെയ്യാം. HDL ഇമ്പോർട്ടിൽ കുറഞ്ഞ ഉപയോക്തൃ ഇൻ്റർഫേസ് ഉൾപ്പെടുന്നു, എന്നാൽ കുറച്ച് മാനുവൽ സജ്ജീകരണം ആവശ്യമാണ്. ഈ ഫീച്ചർ ഉപയോഗിക്കുന്നതിന്, നിങ്ങൾക്ക് MathWorks HDL വെരിഫയർ ടൂളിനുള്ള ലൈസൻസ് ആവശ്യമാണ്. |
| 17.1 | 2017.11.06 | • സൂപ്പർ-കൾ ചേർത്തുample NCO ഡിസൈൻ എക്സിample.
• Intel Cyclone® 10, Intel Stratix® 10 ഉപകരണങ്ങൾക്കുള്ള പിന്തുണ ചേർത്തു. • നീക്കം ചെയ്ത സന്ദർഭങ്ങൾ സിഗ്നലുകൾ തടയുക. • ഇല്ലാതാക്കിയ WYSIWYG ഓപ്ഷൻ ഓണാണ് സിന്തസിസ് ഇൻഫോ തടയുക. |
| 17.0 | 2017.05.05 | • ഇൻ്റൽ എന്ന് പുനർനാമകരണം ചെയ്തു
• ഒഴിവാക്കി സിഗ്നലുകൾ തടയുക • ഗാസിയൻ, റാൻഡം നമ്പർ ജനറേറ്റർ ഡിസൈൻ എന്നിവ ചേർത്തുampലെസ് • വേരിയബിൾ സൈസ് സൂപ്പറുകൾ ചേർത്തുampനേതൃത്വത്തിലുള്ള FFT ഡിസൈൻ മുൻample • ചേർത്തു ഹൈബ്രിഡ്വിഎഫ്എഫ്ടി തടയുക • ചേർത്തു GeneralVTwiddle ഒപ്പം GeneralMultVTwiddle ബ്ലോക്കുകൾ |
| 16.1 | 2016.11.10 | • LTE റഫറൻസ് ഡിസൈനിനായി 4-ചാനൽ 2-ആൻ്റിന DUC, DDC എന്നിവ ചേർത്തു
• BFU_simple ബ്ലോക്ക് ചേർത്തു • സ്റ്റാൻഡേർഡ്, പ്രോ പതിപ്പുകൾ സൃഷ്ടിച്ചു. Arria 10 ഉപകരണങ്ങളെ പ്രോ പിന്തുണയ്ക്കുന്നു; സ്റ്റാൻഡേർഡ് മറ്റെല്ലാ കുടുംബങ്ങളെയും പിന്തുണയ്ക്കുന്നു. • ഒഴിവാക്കി സിഗ്നലുകൾ തടയുക • DSP ബിൽഡർ മെനുവിൽ Avalon-MM ഇൻ്റർഫേസ് ക്രമീകരണങ്ങൾ സജ്ജമാക്കുന്നതിനുള്ള പ്രവർത്തനം ചേർത്തു |
| തുടർന്നു… | ||
| പതിപ്പ് | തീയതി | വിവരണം |
| 16.0 | 2016.05.02 | • ലൈബ്രറികൾ പുനഃസംഘടിപ്പിച്ചു
• MAX 10 ഉപകരണങ്ങളിൽ മെച്ചപ്പെടുത്തിയ ഫോൾഡിംഗ് ഫലങ്ങൾ • പുതിയ ഡിസൈൻ ചേർത്തു മുൻampകുറവ്: - ഗൗസിയൻ റാൻഡം നമ്പർ ജനറേറ്റർ — DUC_4C4T4R, DDC_4C4T4R LTE ഡിജിറ്റൽ-അപ്പ് ആൻഡ് ഡൗൺ-കൺവേർഷൻ • പുതിയ FFT അരിവാൾ തന്ത്രം ചേർത്തു: prune_to_widths() |
| 15.1 | 2015.11.11 | • ഒഴിവാക്കി ക്വാർട്ടസ് II പ്രവർത്തിപ്പിക്കുക ഒപ്പം മോഡൽസിം പ്രവർത്തിപ്പിക്കുക ബ്ലോക്കുകൾ
• ക്ലോക്ക് ക്രോസിംഗ് പിന്തുണ ചേർത്തു • വീണ്ടും ക്രമീകരിക്കാവുന്ന FIR ഫിൽട്ടറുകൾ ചേർത്തു • മെച്ചപ്പെടുത്തിയ ബസ് ഇൻ്റർഫേസുകൾ: - മെച്ചപ്പെടുത്തിയ പിശക് പരിശോധനയും റിപ്പോർട്ടിംഗും - മെച്ചപ്പെട്ട സിമുലേഷൻ കൃത്യത - മെച്ചപ്പെട്ട ബസ് സ്ലേവ് ലോജിക് നടപ്പിലാക്കൽ - മെച്ചപ്പെട്ട ക്ലോക്ക് ക്രോസിംഗ് • ചില അവലോൺ-എംഎം ഇൻ്റർഫേസുകൾ മാറ്റി • പുതിയ ബ്ലോക്കുകൾ ചേർത്തു: — മൂല്യങ്ങൾ ക്യാപ്ചർ ചെയ്യുക — ഫാൻഔട്ട് — താൽക്കാലികമായി നിർത്തുക — വെക്റ്റർഫാനൗട്ട് • IIR ചേർത്തു: ഫുൾ-റേറ്റ് ഫിക്സഡ്-പോയിൻ്റ്, IIR: ഫുൾ-റേറ്റ് ഫ്ലോട്ടിംഗ്-പോയിൻ്റ് ഡെമോകൾ • മോഡം റഫറൻസ് ഡിസൈൻ പ്രക്ഷേപണം ചെയ്യാനും സ്വീകരിക്കാനും ചേർത്തു |
| 15.0 | മെയ് 2015 | • SystemVerilog ഔട്ട്പുട്ടിനുള്ള പിന്തുണ ചേർത്തു
• ബാഹ്യ മെമ്മറി ലൈബ്രറി ചേർത്തു • ചേർത്തു ബാഹ്യ മെമ്മറി തടയുക • പുതിയത് ചേർത്തു രണ്ട് പോർട്ടുകളിലും എഴുതാൻ അനുവദിക്കുക പാരാമീറ്റർ ഡ്യുവൽമെം തടയുക • പാരാമീറ്ററുകൾ മാറ്റി AvalonMMSlaveSettings തടയുക |
| 14.1 | ഡിസംബർ 2014 | • Arria 10 ഹാർഡ്-ഫ്ലോട്ടിംഗ്-പോയിൻ്റ് ബ്ലോക്കുകൾക്കുള്ള പിന്തുണ ചേർത്തു
• BusStimulus, BusStimulus എന്നിവ ചേർത്തുFileറീഡർ ബ്ലോക്കുകൾ മെമ്മറി-മാപ്പ് ചെയ്ത രജിസ്റ്ററുകൾ ഡിസൈൻ എക്സിample. • AvalonMMSlaveSettings ബ്ലോക്ക് ചേർത്തു DSP ബിൽഡർ > അവലോൺ ഇൻ്റർഫേസുകൾ > Avalon-MM സ്ലേവ് മെനു ഓപ്ഷൻ • കൺട്രോൾ, സിഗ്നൽ ബ്ലോക്കുകളിൽ നിന്ന് ബസ് പാരാമീറ്ററുകൾ നീക്കം ചെയ്തു • ഇനിപ്പറയുന്ന ഡിസൈൻ മുൻ നീക്കം ചെയ്തുampകുറവ്: — കളർ സ്പേസ് കൺവെർട്ടർ (റിസോഴ്സ് ഷെയറിംഗ് ഫോൾഡിംഗ്) - ഗുണകങ്ങൾ അപ്‌ഡേറ്റുചെയ്യുന്ന എഫ്ഐആർ ഫിൽട്ടർ ഇൻ്റർപോളിംഗ് ചെയ്യുന്നു — പ്രിമിറ്റീവ് എഫ്ഐആർ ഫിൽട്ടർ (റിസോഴ്സ് ഷെയറിംഗ് ഫോൾഡിംഗ്) - സിംഗിൾ-എസ്tage IIR ഫിൽട്ടർ (റിസോഴ്സ് ഷെയറിംഗ് ഫോൾഡിംഗ്) - മൂന്ന്-സെtage IIR ഫിൽട്ടർ (റിസോഴ്സ് ഷെയറിംഗ് ഫോൾഡിംഗ്) • സിസ്റ്റം-ഇൻ-ദി-ലൂപ്പ് പിന്തുണ ചേർത്തു • പുതിയ ബ്ലോക്കുകൾ ചേർത്തു: - ഫ്ലോട്ടിംഗ് പോയിൻ്റ് ക്ലാസിഫയർ - ഫ്ലോട്ടിംഗ്-പോയിൻ്റ് ഗുണനം ശേഖരിക്കുന്നു — ഗണിത ബ്ലോക്കിലേക്ക് ഹൈപ്പോടെന്യൂസ് ഫംഗ്‌ഷൻ ചേർത്തു • ഡിസൈൻ ചേർത്തു മുൻampകുറവ്: - കളർ സ്പേസ് കൺവെർട്ടർ - കോംപ്ലക്സ് എഫ്ഐആർ - പ്രിമിറ്റീവ് ബ്ലോക്കുകളിൽ നിന്നുള്ള കോർഡിക് - ക്രെസ്റ്റ് ഘടകം കുറയ്ക്കൽ - FIR മടക്കിക്കളയുന്നു — വേരിയബിൾ ഇൻ്റിജർ റേറ്റ് ഡെസിമേഷൻ ഫിൽട്ടർ - വെക്റ്റർ സോർട്ട് - തുടർച്ചയായതും ആവർത്തിക്കുന്നതും |
| തുടർന്നു… | ||
| പതിപ്പ് | തീയതി | വിവരണം |
| • റഫറൻസ് ഡിസൈനുകൾ ചേർത്തു:
- ക്രെസ്റ്റ് ഘടകം കുറയ്ക്കൽ - സിന്തസൈസ് ചെയ്യാവുന്ന ടെസ്റ്റ്ബെഞ്ച് ഉള്ള നേരിട്ടുള്ള RF - ഡൈനാമിക് ഡെസിമേഷൻ ഫിൽട്ടർ - വീണ്ടും ക്രമീകരിക്കാവുന്ന ഡെസിമേഷൻ ഫിൽട്ടർ — വേരിയബിൾ ഇൻ്റിജർ റേറ്റ് ഡെസിമേഷൻ ഫിൽട്ടർ • റിസോഴ്സ് പങ്കിടൽ ഫോൾഡർ നീക്കം ചെയ്തു • ALU ഫോൾഡർ അപ്ഡേറ്റ് ചെയ്തു |
||
| 14.0 | ജൂൺ 2014 | • MAX 10 FPGA-കൾക്കുള്ള പിന്തുണ ചേർത്തു.
• സൈക്ലോൺ III, സ്ട്രാറ്റിക്സ് III ഉപകരണങ്ങൾക്കുള്ള പിന്തുണ നീക്കം ചെയ്തു • മെച്ചപ്പെടുത്തി ഡിഎസ്പി ബിൽഡർ റൺ മോഡൽസിം ഓപ്ഷൻ, ഇത് ഇപ്പോൾ ഉയർന്ന തലത്തിലുള്ള ഡിസൈൻ അല്ലെങ്കിൽ വ്യക്തിഗത സബ്മോഡ്യൂളുകൾക്കായി മോഡൽസിം പ്രവർത്തിപ്പിക്കാൻ നിങ്ങളെ അനുവദിക്കുന്നു • എച്ച്ഡിഎൽ ജനറേഷൻ ഡയറക്‌ടറികളുടെ ഒരു ശ്രേണിയിൽ നിന്ന് മാറ്റി ഉപകരണ തലത്തിലുള്ള ഡയറക്‌ടറിയിലേക്ക് (നിർദ്ദിഷ്‌ട ടാർഗെറ്റ് RTL ഡയറക്‌ടറിക്ക് കീഴിൽ) മാറ്റി • ബസ് ഇൻ്റർഫേസിൽ റീഡ് സിഗ്നൽ ചേർത്തു • FIFO-യിൽ വ്യക്തമായ പോർട്ട് ചേർത്തു • 13 FFT ബ്ലോക്കുകൾ ഒഴിവാക്കി • പുതിയ ഡിസൈൻ ചേർത്തു മുൻampകുറവ്: — ബാക്ക്പ്രഷർ ഉള്ള അവലോൺ-എസ്ടി ഇൻ്റർഫേസ് (ഇൻപുട്ടും ഔട്ട്‌പുട്ടും FIFO ബഫർ). - ബാക്ക്പ്രഷർ ഉള്ള അവലോൺ-എസ്ടി ഇൻ്റർഫേസ് (ഔട്ട്പുട്ട് FIFO ബഫർ). - ഫിക്സഡ് പോയിൻ്റ് മാത്സ് ഫംഗ്ഷനുകൾ - CORDIC ഉപയോഗിച്ച് ഫ്രാക്ഷണൽ സ്ക്വയർ റൂട്ട് - നോർമലൈസർ - സമാന്തര FFT - പാരലൽ ഫ്ലോട്ടിംഗ്-പോയിൻ്റ് FFT - കോർഡിക് ഉപയോഗിച്ച് സ്ക്വയർ റൂട്ട് - മാറാവുന്ന FFT/iFFT - വേരിയബിൾ-സൈസ് ഫിക്സഡ്-പോയിൻ്റ് FFT — BitReverseCoreC ബ്ലോക്ക് ഇല്ലാതെ വേരിയബിൾ-സൈസ് ഫിക്സഡ്-പോയിൻ്റ് FFT - വേരിയബിൾ-സൈസ് ഫിക്സഡ്-പോയിൻ്റ് iFFT — BitReverseCoreC ബ്ലോക്ക് ഇല്ലാതെ വേരിയബിൾ-സൈസ് ഫിക്സഡ്-പോയിൻ്റ് iFFT - വേരിയബിൾ-സൈസ് ഫ്ലോട്ടിംഗ്-പോയിൻ്റ് FFT — BitReverseCoreC ബ്ലോക്ക് ഇല്ലാതെ വേരിയബിൾ-സൈസ് ഫ്ലോട്ടിംഗ്-പോയിൻ്റ് FFT - വേരിയബിൾ-സൈസ് ഫ്ലോട്ടിംഗ്-പോയിൻ്റ് iFFT — BitReverseCoreC ബ്ലോക്ക് ഇല്ലാതെ വേരിയബിൾ-സൈസ് ഫ്ലോട്ടിംഗ്-പോയിൻ്റ് iFFT • പുതിയ ബ്ലോക്കുകൾ ചേർത്തു: - ആങ്കർ ചെയ്ത കാലതാമസം - പ്രാപ്തമാക്കിയ ഡിലേ ലൈൻ — പ്രവർത്തനക്ഷമമാക്കിയ ഫീഡ്‌ബാക്ക് കാലതാമസം — FFT2P, FFT4P, FFT8P, FFT16P, FFT32P, FFT64P — FFT2X, FFT4X, FFT8X, FFT16X, FFT32X, FFT64X - FFT2, FFT4, VFFT2, VFFT4 - ജനറൽ മൾട്ടിവിഡിൽ, ജനറൽ ട്വിഡിൽ (ജനറൽ മൾട്ടിട്വിഡിൽ, ജനറൽ ട്വിഡിൽ) — ഹൈബ്രിഡ് FFT (Hybrid_FFT) — സമാന്തര പൈപ്പ് ലൈനുള്ള FFT (PFFT_Pipe) - തയ്യാറാണ് |
| 13.1 | നവംബർ 2013 | • ഇനിപ്പറയുന്ന ഉപകരണങ്ങൾക്കുള്ള പിന്തുണ നീക്കംചെയ്‌തു:
- അരിയ ജിഎക്സ് - ചുഴലിക്കാറ്റ് II — ഹാർഡ്‌കോപ്പി II, ഹാർഡ്‌കോപ്പി III, ഹാർഡ്‌കോപ്പി IV - സ്ട്രാറ്റിക്സ്, സ്ട്രാറ്റിക്സ് II, സ്ട്രാറ്റിക്സ് ജിഎക്സ്, സ്ട്രാറ്റിക്സ് II ജിഎക്സ് • മെച്ചപ്പെടുത്തിയ ALU ഫോൾഡിംഗ് ഫ്ലോ • മാത്ത് ബ്ലോക്കിലേക്ക് പുതിയ ഫംഗ്ഷനുകൾ ചേർത്തു. |
| തുടർന്നു… | ||
| പതിപ്പ് | തീയതി | വിവരണം |
| • Const, DualMem, LUT ബ്ലോക്കുകളിലേക്ക് Simulink fi ബ്ലോക്ക് ഓപ്ഷൻ ചേർത്തു
• പുതിയ ഡിസൈൻ ചേർത്തു മുൻampകുറവ്: — വേരിയബിൾ-പ്രിസിഷൻ തൽസമയ FFT - ഗുണകങ്ങൾ അപ്ഡേറ്റ് ചെയ്യുന്ന എഫ്ഐആർ ഫിൽട്ടർ ഇൻ്റർപോളേറ്റ് ചെയ്യുന്നു - സമയ-കാലതാമസം ബീംഫോർമർ • പുതിയ ബ്ലോക്കുകൾ ചേർത്തു: - ആങ്കർ ചെയ്ത കാലതാമസം - ബഹുപദം - ട്വിഡിൽ ആംഗിൾ - TwiddleROM, TwiddleROMF - വേരിയബിൾബിറ്റ് റിവേഴ്സ് - വിഎഫ്എഫ്ടി |
||
| 13.0 | മെയ് 2013 | • പുതിയ ഉപകരണ സെലക്ടർ മെനുവിനൊപ്പം അപ്ഡേറ്റ് ചെയ്ത ഉപകരണ ബ്ലോക്ക്.
• പുതിയ മോഡൽപ്രിം ബ്ലോക്കുകൾ ചേർത്തു: - കോൺസ്റ്റ് മൾട്ടി - വീതിക്കുക - MinMax - നിരാകരിക്കുക - സ്കെയിലർ ഉൽപ്പന്നം • ഒമ്പത് പുതിയ FFT ബ്ലോക്കുകൾ ചേർത്തു • പത്ത് പുതിയ FFT പ്രദർശനങ്ങൾ ചേർത്തു |
| 12.1 | നവംബർ 2012 | • ALU ഫോൾഡിംഗ് ഫീച്ചർ ചേർത്തു
• മെച്ചപ്പെടുത്തിയ പ്രിസിഷൻ ഫ്ലോട്ടിംഗ് പോയിൻ്റ് ഓപ്ഷനുകൾ ചേർത്തു • ഇനിപ്പറയുന്ന പുതിയ മോഡൽപ്രിം ബ്ലോക്കുകൾ ചേർത്തു: - AddSub — AddSubFused - CmpCtrl - ഗണിതം - പരമാവധി, കുറഞ്ഞത് - MinMaxCtrl - റൗണ്ട് - ട്രിഗ് • ഇനിപ്പറയുന്ന പുതിയ FFT ബ്ലോക്കുകൾ ചേർത്തു: - എഡ്ജ് ഡിറ്റക്റ്റ് (EdgeDetect) - പൾസ് ഡിവൈഡർ (പൾസ് ഡിവിഡർ) - പൾസ് മൾട്ടിപ്ലയർ (പൾസ് മൾട്ടിപ്ലയർ) — ബിറ്റ്-റിവേഴ്സ് എഫ്എഫ്ടി, നാച്ചുറൽ ഔട്ട്പുട്ട് (FFT_BR_Natural) • ഇനിപ്പറയുന്ന പുതിയ FIR ഡിസൈൻ മുൻ ചേർത്തുampകുറവ്: - സൂപ്പർ-എസ്ample decimating FIR ഫിൽട്ടർ - സൂപ്പർ-എസ്ample ഫ്രാക്ഷണൽ FIR ഫിൽട്ടർ • എസി മോട്ടോറുകൾക്കുള്ള സ്ഥാനം, വേഗത, നിലവിലെ നിയന്ത്രണം എന്നിവ ചേർത്തു (ALU ഫോൾഡിംഗ് ഉള്ളത്) ഡിസൈൻ മുൻample |
ബന്ധപ്പെട്ട വിവരങ്ങൾ
DSP ബിൽഡർ അഡ്വാൻസ്ഡ് ബ്ലോക്ക്സെറ്റ് ഹാൻഡ്ബുക്ക്
സിസ്റ്റം ആവശ്യകതകൾ
- Intel FPGA-കൾക്കായുള്ള DSP ബിൽഡർ MathWorks MATLAB, Simulink ടൂളുകൾ, Intel Quartus® Prime സോഫ്റ്റ്വെയർ എന്നിവയുമായി സംയോജിപ്പിക്കുന്നു.
- Intel FPGA-കൾക്കായി DSP ബിൽഡർ ഇൻസ്റ്റാൾ ചെയ്യുന്നതിനുമുമ്പ്, MathWorks MATLAB, Simulink ടൂൾ എന്നിവയുടെ ഒരു പതിപ്പെങ്കിലും നിങ്ങളുടെ വർക്ക്സ്റ്റേഷനിൽ ലഭ്യമാണെന്ന് ഉറപ്പാക്കുക. Intel FPGA-കൾക്കായി നിങ്ങൾ Intel Quartus Prime സോഫ്റ്റ്‌വെയറിന്റെയും DSP ബിൽഡറിന്റെയും അതേ പതിപ്പ് ഉപയോഗിക്കണം. ഇന്റൽ FPGA-കൾക്കുള്ള DSP ബിൽഡർ MATLAB-ന്റെ 64-ബിറ്റ് പതിപ്പുകളെ മാത്രമേ പിന്തുണയ്ക്കൂ.
- v18.0 മുതൽ, ഇന്റൽ എഫ്പിജിഎയുടെ അഡ്വാൻസ്ഡ് ബ്ലോക്ക്സെറ്റിനുള്ള DSP ബിൽഡർ ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോ എഡിഷനും ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സ്റ്റാൻഡേർഡ് എഡിഷനും ലഭ്യമാണ്. ഇന്റൽ എഫ്പിജിഎയുടെ സ്റ്റാൻഡേർഡ് ബ്ലോക്ക്സെറ്റിനുള്ള DSP ബിൽഡർ ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സ്റ്റാൻഡേർഡ് പതിപ്പിന് മാത്രമേ ലഭ്യമാകൂ.
പട്ടിക 2. ഇൻ്റൽ എഫ്പിജിഎകൾക്കുള്ള DSP ബിൽഡർ MATLAB ഡിപൻഡൻസികൾ
| പതിപ്പ് | MATLAB പിന്തുണയ്ക്കുന്ന പതിപ്പുകൾ | ||
| ഡിഎസ്പി ബിൽഡർ സ്റ്റാൻഡേർഡ് ബ്ലോക്ക്സെറ്റ് | ഡിഎസ്പി ബിൽഡർ അഡ്വാൻസ്ഡ് ബ്ലോക്ക്സെറ്റ് | ||
| ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സ്റ്റാൻഡേർഡ് എഡിഷൻ | ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോ പതിപ്പ് | ||
| 22.4 | ലഭ്യമല്ല | R2022a R2021b R2021a R2020b R2020a | |
| 22.3 | ലഭ്യമല്ല | R2022a R2021b R2021a R2020b R2020a | |
| 22.1 | ലഭ്യമല്ല | R2021b R2021a R2020b R2020a R2019b | |
| 21.3 | ലഭ്യമല്ല | R2021a R2020b R2020a R2019b R2019a | |
| 21.1 | ലഭ്യമല്ല | R2020b R2020a R2019b R2019a R2018b | |
| 20.1 | ലഭ്യമല്ല | R2019b R2019a R2018b R2018a R2017b R2017a | |
| 19.3 | ലഭ്യമല്ല | R2019a R2018b R2018a R2017b | |
| തുടർന്നു… | |||
| പതിപ്പ് | MATLAB പിന്തുണയ്ക്കുന്ന പതിപ്പുകൾ | ||
| ഡിഎസ്പി ബിൽഡർ സ്റ്റാൻഡേർഡ് ബ്ലോക്ക്സെറ്റ് | ഡിഎസ്പി ബിൽഡർ അഡ്വാൻസ്ഡ് ബ്ലോക്ക്സെറ്റ് | ||
| ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സ്റ്റാൻഡേർഡ് എഡിഷൻ | ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോ പതിപ്പ് | ||
| R2017a R2016b | |||
| 19.1 | പിന്തുണയ്ക്കുന്നില്ല | ര്ക്സനുമ്ക്സഅ | R2018b R2018a R2017b R2017a R2016b |
| 18.1 | ര്ക്സനുമ്ക്സഅ | ര്ക്സനുമ്ക്സഅ | R2018a R2017b R2017a R2016b |
| 18.0 | ര്ക്സനുമ്ക്സഅ | ര്ക്സനുമ്ക്സഅ | R2017b R2017a R2016b R2016a R2015b |
| 17.1 | ര്ക്സനുമ്ക്സഅ | ര്ക്സനുമ്ക്സഅ | R2016a R2015b R2015a R2014b R2014a R2013b |
കുറിപ്പ്:
Intel FPGA-യുടെ വിപുലമായ ബ്ലോക്ക്സെറ്റിനുള്ള DSP ബിൽഡർ എല്ലാ പ്രവർത്തനങ്ങൾക്കും Simulink ഫിക്സഡ്-പോയിന്റ് തരങ്ങൾ ഉപയോഗിക്കുന്നു കൂടാതെ Simulink Fixed Point-ന്റെ ലൈസൻസുള്ള പതിപ്പുകൾ ആവശ്യമാണ്. ഇന്റൽ ഡിഎസ്പി സിസ്റ്റം ടൂൾബോക്സും കമ്മ്യൂണിക്കേഷൻസ് സിസ്റ്റം ടൂൾബോക്സും ശുപാർശ ചെയ്യുന്നു, ചിലർ മുൻ രൂപകൽപ്പന ചെയ്‌തിരിക്കുന്നുampകുറവ് ഉപയോഗം.
ബന്ധപ്പെട്ട വിവരങ്ങൾ
ഇന്റൽ സോഫ്റ്റ്വെയർ ഇൻസ്റ്റാളേഷനും ലൈസൻസിംഗും.
Intel® FPGA-കൾക്കായുള്ള DSP ബിൽഡർ റിലീസ് കുറിപ്പുകൾ 9
പ്രമാണങ്ങൾ / വിഭവങ്ങൾ
 |
Intel FPGA-കൾക്കുള്ള intel DSP ബിൽഡർ [pdf] ഉപയോക്തൃ ഗൈഡ് ഇന്റൽ എഫ്പിജിഎകൾക്കുള്ള ഡിഎസ്പി ബിൽഡർ, ഇന്റൽ എഫ്പിജിഎകൾക്കുള്ള ബിൽഡർ, ഇന്റൽ എഫ്പിജിഎകൾ, എഫ്പിജിഎകൾ |