intel പിശക് സന്ദേശ രജിസ്റ്റർ അൺലോഡർ FPGA IP

പിശക് സന്ദേശ രജിസ്റ്റർ അൺലോഡർ Intel® FPGA IP കോർ ഉപയോക്തൃ ഗൈഡ്

Error Message Register Unloader Intel® FPGA IP core (altera_emr_unloader) പിന്തുണയ്‌ക്കുന്ന Intel FPGA ഉപകരണങ്ങളിലെ ഹാർഡ്‌നഡ് എറർ ഡിറ്റക്ഷൻ സർക്യൂട്ട്‌റിയിൽ നിന്നുള്ള ഡാറ്റ വായിക്കുകയും സംഭരിക്കുകയും ചെയ്യുന്നു. ഉപകരണ EMR വായിക്കാൻ നിങ്ങൾക്ക് പിശക് സന്ദേശ രജിസ്റ്റർ അൺലോഡർ IP കോറിന്റെ Avalon® Streaming (Avalon-ST) ലോജിക് ഇന്റർഫേസ് ഉപയോഗിക്കാം.

ചിത്രം 1. പിശക് സന്ദേശം രജിസ്റ്റർ അൺലോഡർ ബ്ലോക്ക് ഡയഗ്രം

ഹാർഡ്‌വെയർ ഇഎംആർ ഉള്ളടക്കം അപ്‌ഡേറ്റ് ചെയ്യുമ്പോൾ, ഐപി കോർ ഇഎംആർ ഉള്ളടക്കം റീഡ് ചെയ്യുകയും (അല്ലെങ്കിൽ അൺലോഡ് ചെയ്യുകയും) മറ്റ് ലോജിക് (ഇന്റൽ എഫ്‌പിജിഎ അഡ്വാൻസ്ഡ് എസ്ഇയു ഡിറ്റക്ഷൻ ഐപി കോർ, ഇന്റൽ എഫ്‌പിജിഎ ഫോൾട്ട് ഇഞ്ചക്ഷൻ ഐപി കോർ അല്ലെങ്കിൽ യൂസർ ലോജിക് പോലുള്ളവ) ആക്‌സസ് ചെയ്യാൻ അനുവദിക്കുകയും ചെയ്യുന്നു. ഒരേസമയം EMR ഉള്ളടക്കം.

ഫീച്ചറുകൾ

• Intel FPGA ഉപകരണങ്ങൾക്കായി പിശക് രജിസ്റ്റർ സന്ദേശ ഉള്ളടക്കങ്ങൾ വീണ്ടെടുക്കുകയും സംഭരിക്കുകയും ചെയ്യുന്നു
• CRAM ബിറ്റുകൾ മാറ്റാതെ തന്നെ EMR രജിസ്റ്റർ ഉള്ളടക്ക മൂല്യം കുത്തിവയ്ക്കാൻ അനുവദിക്കുന്നു
• അവലോൺ (-ST) ഇന്റർഫേസ്
• പാരാമീറ്റർ എഡിറ്റർ GUI ഉപയോഗിച്ച് എളുപ്പമുള്ള ഇൻസ്റ്റൻറ്റേഷൻ
• വിഎച്ച്ഡിഎൽ അല്ലെങ്കിൽ വെരിലോഗ് എച്ച്ഡിഎൽ സിന്തസിസ് സൃഷ്ടിക്കുന്നു files

IP കോർ ഉപകരണ പിന്തുണ

ഇനിപ്പറയുന്ന ഉപകരണങ്ങൾ പിശക് സന്ദേശ രജിസ്റ്റർ അൺലോഡർ ഐപി കോർ പിന്തുണയ്ക്കുന്നു:

പട്ടിക 1. IP കോർ ഉപകരണ പിന്തുണ

ഡിസൈൻ സോഫ്റ്റ്‌വെയർ	IP കോർ ഉപകരണ പിന്തുണ
Intel Quartus® Prime Pro പതിപ്പ്	Intel Arria® 10, Intel Cyclone® 10 GX ഉപകരണങ്ങൾ
ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സ്റ്റാൻഡേർഡ് എഡിഷൻ	Arria V, Arria II GX/GZ, Intel Arria 10, Cyclone V, Stratix® IV, Stratix V ഉപകരണങ്ങൾ

വിഭവ വിനിയോഗവും പ്രകടനവും

Intel Quartus Prime സോഫ്‌റ്റ്‌വെയർ സൈക്ലോൺ V (5CGXFC7C7F23C8) FPGA ഉപകരണത്തിനായി ഇനിപ്പറയുന്ന റിസോഴ്‌സ് എസ്റ്റിമേറ്റ് സൃഷ്‌ടിക്കുന്നു. പിന്തുണയ്‌ക്കുന്ന മറ്റ് ഉപകരണങ്ങളുടെ ഫലങ്ങൾ സമാനമാണ്.

പട്ടിക 2. പിശക് സന്ദേശം രജിസ്റ്റർ അൺലോഡർ ഐപി കോർ ഉപകരണ റിസോഴ്സ് ഉപയോഗം

ഉപകരണം	എ.എൽ.എം	ലോജിക് രജിസ്റ്ററുകൾ		M20K
		പ്രാഥമികം	സെക്കൻഡറി
5CGXFC7C7F23C8	37	128	33	0

പ്രവർത്തന വിവരണം

പിന്തുണയ്‌ക്കുന്ന ഇന്റൽ എഫ്‌പി‌ജി‌എ ഉപകരണങ്ങൾക്ക് ഒരു പിശക് സന്ദേശ രജിസ്‌റ്റർ ഉണ്ട്, അത് കോൺഫിഗറേഷൻ റാമിൽ (സി‌ആർ‌എം) ഒരു സി‌ആർ‌സി പിശക് സംഭവിച്ചതായി സൂചിപ്പിക്കുന്നു. ഒരൊറ്റ ഇവന്റ് അപ്‌സെറ്റ് (SEU) കാരണം CRAM പിശകുകൾ സംഭവിക്കാം. FPGA ഉപകരണം EMR ആക്‌സസ് ചെയ്യാൻ നിങ്ങൾക്ക് പിശക് സന്ദേശ രജിസ്റ്റർ അൺലോഡർ IP കോറിന്റെ Avalon-ST ലോജിക് ഇന്റർഫേസ് ഉപയോഗിക്കാം. ഉദാampകൂടാതെ, ഉപകരണ EMR വിവരങ്ങൾ ആക്‌സസ് ചെയ്യുന്നതിന് നിങ്ങൾക്ക് Intel FPGA Fault Injection, Intel FPGA അഡ്വാൻസ്ഡ് SEU ഡിറ്റക്ഷൻ IP കോറുകൾ എന്നിവയ്‌ക്കൊപ്പം പിശക് സന്ദേശ രജിസ്‌റ്റർ അൺലോഡർ IP കോർ ഉപയോഗിക്കാം. പിശക് സന്ദേശ രജിസ്റ്റർ അൺലോഡർ ഐപി കോർ ഉപകരണ EMR നിരീക്ഷിക്കുന്നു. ഹാർഡ്‌വെയർ EMR ഉള്ളടക്കം അപ്‌ഡേറ്റ് ചെയ്യുമ്പോൾ, IP കോർ റീഡ് ചെയ്യുകയും (അല്ലെങ്കിൽ അൺലോഡ് ചെയ്യുകയും) EMR ഉള്ളടക്കം ഡി-സീരിയലൈസ് ചെയ്യുകയും ചെയ്യുന്നു. IP കോർ മറ്റ് ലോജിക് (ഇന്റൽ എഫ്പിജിഎ അഡ്വാൻസ്ഡ് എസ്ഇയു ഡിറ്റക്ഷൻ ഐപി കോർ, ഇന്റൽ എഫ്പിജിഎ ഫോൾട്ട് ഇഞ്ചക്ഷൻ ഐപി കോർ, അല്ലെങ്കിൽ യൂസർ ലോജിക് പോലുള്ളവ) EMR ഉള്ളടക്കം ഒരേസമയം ആക്സസ് ചെയ്യാൻ അനുവദിക്കുന്നു. പേജ് 1-ലെ #unique_1/unique_42_Connect_3_image_fbb_3mm_gs-ൽ കാണിച്ചിരിക്കുന്നതുപോലെ, പിശക് സന്ദേശ രജിസ്റ്റർ അൺലോഡർ IP കോർ ചില ഉപകരണങ്ങൾക്കായി CRC പിശക് വെരിഫൈ ഐപി കോർ തൽക്ഷണം ചെയ്യുന്നു.
ശ്രദ്ധിക്കുക: നിങ്ങളുടെ FPGA ഉപകരണത്തിനായുള്ള SEU പിന്തുണയെക്കുറിച്ചുള്ള കൂടുതൽ വിവരങ്ങൾക്ക്, ഉപകരണ ഹാൻഡ്‌ബുക്കിന്റെ SEU ലഘൂകരണ അധ്യായം കാണുക.

പിശക് സന്ദേശ രജിസ്റ്റർ
ചില സിംഗിൾ ഇവന്റ് അപ്‌സെറ്റ് (SEU) FPGA ഉപകരണങ്ങളിൽ സോഫ്റ്റ് പിശക് കാരണം ഉപകരണത്തിന്റെ ഏതെങ്കിലും CRAM ബിറ്റുകളിൽ ഫ്ലിപ്പ് കണ്ടെത്തുന്നതിന് ബിൽറ്റ്-ഇൻ പിശക് കണ്ടെത്തൽ സർക്യൂട്ട് അടങ്ങിയിരിക്കുന്നു. ഉപകരണ EMR-നുള്ള ബിറ്റ് അസൈൻമെന്റുകൾ ഉപകരണ കുടുംബത്തിനനുസരിച്ച് വ്യത്യാസപ്പെടുന്നു. നിങ്ങളുടെ FPGA ഉപകരണ കുടുംബത്തിനായുള്ള EMR ബിറ്റുകളെക്കുറിച്ചുള്ള വിശദാംശങ്ങൾക്ക്, ഉപകരണ ഹാൻഡ്‌ബുക്കിന്റെ SEU ലഘൂകരണ അധ്യായം കാണുക.

സിഗ്നലുകൾ

പട്ടിക 3. പിശക് സന്ദേശം രജിസ്റ്റർ അൺലോഡർ സിഗ്നലുകൾ

സിഗ്നൽ	വീതി	ദിശ	വിവരണം
ക്ലോക്ക്	1	ഇൻപുട്ട്	ഇൻപുട്ട് ക്ലോക്ക് സിഗ്നൽ.
പുനഃസജ്ജമാക്കുക	1	ഇൻപുട്ട്	സജീവ-ഉയർന്ന ലോജിക് റീസെറ്റ് സിഗ്നൽ.
emr_read	1	ഇൻപുട്ട്	ഓപ്ഷണൽ. ഈ സജീവ-ഉയർന്ന സിഗ്നൽ നിലവിലെ EMR ഉള്ളടക്കം വീണ്ടും വായിക്കാൻ തുടങ്ങുന്നു. ഉപകരണം ഒരു പുതിയ പിശക് കണ്ടെത്തുമ്പോൾ EMR ഉള്ളടക്കം അപ്‌ഡേറ്റ് ചെയ്യുന്നു. ആന്തരികമോ ബാഹ്യമോ ആയ സ്‌ക്രബ്ബിംഗ് പിശക് തിരുത്തിയാലും, ഒരു പുതിയ പിശക് കണ്ടെത്തുന്നത് വരെ EMR-ൽ പിശക് അടങ്ങിയിരിക്കുന്നു.
crcerror	1	ഔട്ട്പുട്ട്	ഒരു CRC പിശക് കണ്ടെത്തൽ സൂചിപ്പിക്കുന്നു. ഈ സിഗ്നൽ എറർ മെസേജ് രജിസ്റ്റർ അൺലോഡർ ഐപി കോറിന്റെ ക്ലോക്ക് പോർട്ടിലേക്ക് സമന്വയിപ്പിക്കുന്നു.
crcerror_pin	1	ഔട്ട്പുട്ട്	CRC_Error പിന്നിലേക്ക് ഈ സിഗ്നൽ ബന്ധിപ്പിക്കുക. ഈ സിഗ്നൽ ഉപകരണത്തിന്റെ ആന്തരിക ഓസിലേറ്ററുമായി സമന്വയിപ്പിച്ചിരിക്കുന്നു.
crcerror_clk	1	ഇൻപുട്ട്	CRC പിശക് IP കോർ ഇൻപുട്ട് ക്ലോക്ക് സിഗ്നൽ പരിശോധിക്കുക.
crcerror_reset	1	ഇൻപുട്ട്	CRC പിശക് IP കോർ ആക്റ്റീവ്-ഹൈ ലോജിക് റീസെറ്റ് സിഗ്നൽ പരിശോധിച്ചുറപ്പിക്കുക.
emr[N-1:0]	46, 67, അല്ലെങ്കിൽ 78	ഔട്ട്പുട്ട്	ഉപകരണ ഹാൻഡ്‌ബുക്ക് SEU ലഘൂകരണ അധ്യായത്തിൽ നിർവചിച്ചിരിക്കുന്നതുപോലെ, ഈ ഡാറ്റാ പോർട്ടിൽ ഉപകരണത്തിന്റെ പിശക് സന്ദേശ രജിസ്റ്റർ ഉള്ളടക്കങ്ങൾ അടങ്ങിയിരിക്കുന്നു: • Intel Arria 10, Intel Cyclone 10 GX ഉപകരണങ്ങൾക്ക് 78-ബിറ്റ് EMR-കൾ ഉണ്ട് • സ്ട്രാറ്റിക്സ് വി, അരിയ വി, സൈക്ലോൺ വി ഉപകരണങ്ങൾക്ക് 67-ബിറ്റ് ഇഎംആർ ഉണ്ട് • പഴയ ഉപകരണങ്ങൾക്ക് 46-ബിറ്റ് EMR-കൾ ഉണ്ട് EMR ഔട്ട്പുട്ട് സിഗ്നലുകൾ Avalon-ST ഇന്റർഫേസ് നിർവചനത്തിന് അനുസൃതമാണ്. N 46, 67, അല്ലെങ്കിൽ 78 ആണ്.
emr_valid	1	ഔട്ട്പുട്ട്	emr സിഗ്നൽ ഉള്ളടക്കങ്ങൾ സാധുതയുള്ളപ്പോൾ ഉയർന്ന സജീവമാണ്. ഈ സിഗ്നൽ അവലോൺ ഇന്റർഫേസ് നിർവചനം പാലിക്കുന്നു.
emr_error	1	ഔട്ട്പുട്ട്	നിലവിലെ EMR ഔട്ട്‌പുട്ട് കൈമാറ്റത്തിൽ ഒരു പിശക് ഉണ്ടാകുമ്പോൾ ഈ സിഗ്നൽ ഉയർന്ന സജീവമാണ്, അത് അവഗണിക്കപ്പെടേണ്ടതാണ്. സാധാരണഗതിയിൽ, EMR ഇൻപുട്ട് ക്ലോക്ക് വളരെ മന്ദഗതിയിലാണെന്ന് ഈ സിഗ്നൽ സൂചിപ്പിക്കുന്നു. ഈ സിഗ്നൽ അവലോൺ ഇന്റർഫേസ് നിർവചനം പാലിക്കുന്നു.
എൻഡോഫൾചിപ്പ്	1	ഔട്ട്പുട്ട്	മുഴുവൻ ഉപകരണത്തിനും വേണ്ടിയുള്ള ഓരോ പൂർണ്ണ ചിപ്പ് പിശക് കണ്ടെത്തൽ സൈക്കിളിന്റെയും അവസാനം സൂചിപ്പിക്കുന്ന ഓപ്ഷണൽ ഔട്ട്പുട്ട് സിഗ്നൽ. Intel Arria 10, Intel Cyclone 10 GX, Stratix V, Arria V, Cyclone V ഉപകരണങ്ങൾ മാത്രം.

സമയക്രമീകരണം

Error Message Register Unloader IP core-ന് ഉപകരണ പിശക് സന്ദേശ സർക്യൂട്ടറിക്ക് രണ്ട് ക്ലോക്ക് സൈക്കിളുകൾ ആവശ്യമാണ്, കൂടാതെ EMR ഉള്ളടക്കം അൺലോഡ് ചെയ്യുന്നതിന് ഇനിപ്പറയുന്ന അധിക പിശക് സന്ദേശ രജിസ്‌റ്റർ അൺലോഡർ ഇൻപുട്ട് ക്ലോക്ക് സൈക്കിളുകളും ആവശ്യമാണ്: N + 3 ഇവിടെ N ആണ് emr സിഗ്നൽ വീതി.

• Intel Arria 122, Intel Cyclone 10 GX ഉപകരണങ്ങൾക്കായി 10 ക്ലോക്ക് സൈക്കിളുകൾ
• സ്ട്രാറ്റിക്സ് വി, അരിയ വി, സൈക്ലോൺ വി ഉപകരണങ്ങൾക്കായി 70 ക്ലോക്ക് സൈക്കിളുകൾ
• സ്ട്രാറ്റിക്സ് IV, Arria II GZ/GX ഉപകരണങ്ങൾക്കായി 49 ക്ലോക്ക് സൈക്കിളുകൾ

IP ടൈമിംഗ് ബിഹേവിയർ (Intel Arria 10, Intel Cyclone 10 GX ഉപകരണങ്ങൾ)
ഇനിപ്പറയുന്ന തരംഗരൂപങ്ങൾ Intel Arria 10, Intel Cyclone 10 GX ഉപകരണങ്ങൾക്കുള്ള പിശക് സന്ദേശ രജിസ്റ്റർ അൺലോഡർ IP കോർ ടൈമിംഗ് സ്വഭാവം കാണിക്കുന്നു.

ചിത്രം 2. തിരുത്താവുന്ന പിശകുകൾക്കുള്ള emr_valid സിഗ്നൽ (0 < കോളം അടിസ്ഥാനമാക്കിയുള്ള തരം < 3'b111) ടൈമിംഗ് ഡയഗ്രം

ചിത്രം 3. പവർ അപ്പ് ചെയ്തതിന് ശേഷം മാത്രം തിരുത്താവുന്ന പിശകുകൾക്കുള്ള emr_valid സിഗ്നൽ (നിര അടിസ്ഥാനമാക്കിയുള്ള തരം == 3'b0)
ശ്രദ്ധിക്കുക: ബിറ്റ്സ്ട്രീം ഉപയോഗിച്ച് ആദ്യം ലോഡ് ചെയ്യുമ്പോൾ, FPGA ഒരു തവണ ഫ്രെയിം അടിസ്ഥാനമാക്കിയുള്ള EDCRC എക്സിക്യൂട്ട് ചെയ്യുന്നു, കോളം അടിസ്ഥാനമാക്കിയുള്ള ചെക്ക് ബിറ്റ് കണക്കാക്കുകയും കോളം അടിസ്ഥാനമാക്കിയുള്ള EDCRC ആക്കി മാറ്റുകയും ചെയ്യുന്നു. ഈ സമയ ഡയഗ്രം ഫ്രെയിം അടിസ്ഥാനമാക്കിയുള്ള EDCRC സമയത്ത് കണ്ടെത്തിയ പിശകിനെ സൂചിപ്പിക്കുന്നു.

ചിത്രം 4. തിരുത്താനാവാത്ത പിശകുകൾക്കുള്ള emr_valid സിഗ്നൽ

ചിത്രം 5. emr_error ടൈമിംഗ് ഡയഗ്രം

മറ്റെല്ലാ ഉപകരണ സമയവും
ഇനിപ്പറയുന്ന തരംഗരൂപങ്ങൾ സ്ട്രാറ്റിക്സ് V, സ്ട്രാറ്റിക്സ് IV, Arria V, Arria II GZ/GX, സൈക്ലോൺ V ഉപകരണങ്ങൾക്കുള്ള പിശക് സന്ദേശ രജിസ്റ്റർ അൺലോഡർ IP കോർ ടൈമിംഗ് സ്വഭാവം കാണിക്കുന്നു.

ചിത്രം 6. emr_read ടൈമിംഗ് ഡയഗ്രം

ചിത്രം 7. emr_valid ടൈമിംഗ് ഡയഗ്രം

ചിത്രം 8. Example EMR പിശകുകളുടെ സമയ ഡയഗ്രം

• തുടർച്ചയായി 2 SEU പിശകുകളുടെ കാര്യത്തിൽ, നഷ്ടപ്പെട്ട EMR ഉള്ളടക്കത്തിന് IP കോർ emr_error ഉറപ്പിക്കുന്നു.
• IP കോർ, EMR ഉപയോക്തൃ അപ്‌ഡേറ്റ് രജിസ്റ്ററിന്റെ മുമ്പത്തെ ഉള്ളടക്കം യൂസർ ഷിഫ്റ്റ് രജിസ്റ്ററിലേക്ക് ലോഡുചെയ്യുന്നതിന് മുമ്പ്, അടുത്ത പിശകിനായി crcerror പൾസിന്റെ വീഴ്ച കണ്ടെത്തുകയാണെങ്കിൽ emr_error എന്ന് IP കോർ ഉറപ്പിക്കുന്നു.
• crcerror-ന്റെ ഉയർന്നുവരുന്ന അറ്റം emr_error-നെ നിർവീര്യമാക്കുന്നു.
• emr_error ഒരു നിർണായക സിസ്റ്റം അവസ്ഥയാണ്, കൂടാതെ പിശക് സന്ദേശ രജിസ്റ്റർ അൺലോഡർ ഇൻപുട്ട് ക്ലോക്ക് വളരെ മന്ദഗതിയിലാണെന്ന് സൂചിപ്പിക്കാൻ കഴിയും.

പാരാമീറ്റർ ക്രമീകരണങ്ങൾ

പട്ടിക 4. പിശക് സന്ദേശം രജിസ്റ്റർ അൺലോഡർ പാരാമീറ്ററുകൾ

പരാമീറ്റർ	മൂല്യം	സ്ഥിരസ്ഥിതി	വിവരണം
CRC പിശക് ക്ലോക്ക് ഡിവൈസർ പരിശോധിക്കുക	1, 2, 4, 8, 16, 32, 64, 128, 256	2	ആന്തരിക ഓസിലേറ്ററിൽ പ്രയോഗിക്കുന്നതിനുള്ള പിശക് കണ്ടെത്തൽ ക്ലോക്ക് ഡിവൈസർ മൂല്യം സൂചിപ്പിക്കുന്നു. വിഭജിച്ച ക്ലോക്ക് ആന്തരിക CRC ഫംഗ്‌ഷനെ നയിക്കുന്നു. ഈ ക്രമീകരണം ERROR_CHECK_FREQUENCY_DIVISOR എന്നതുമായി പൊരുത്തപ്പെടണം ഇന്റൽ ക്വാർട്ടസ് പ്രൈം ക്രമീകരണങ്ങൾ File (.qsf) ക്രമീകരണം, അല്ലെങ്കിൽ സോഫ്റ്റ്‌വെയർ മുന്നറിയിപ്പ് നൽകുന്നു. സ്ട്രാറ്റിക്സ് IV, Arria II ഉപകരണങ്ങൾ 1 എന്ന മൂല്യത്തെ പിന്തുണയ്ക്കുന്നില്ല.
വെർച്വൽ ജെ പ്രവർത്തനക്ഷമമാക്കുകTAG CRC പിശക് കുത്തിവയ്പ്പ്	ഓൺ, ഓഫ്	ഓഫ്	J വഴി EMR രജിസ്റ്റർ ഉള്ളടക്കം കുത്തിവയ്ക്കാൻ ഇൻ-സിസ്റ്റം ഉറവിടങ്ങളും പ്രോബുകളും (ISSP) പ്രവർത്തനക്ഷമത പ്രാപ്തമാക്കുന്നുTAG CRAM മൂല്യം മാറ്റാതെ ഇന്റർഫേസ്. കോറുമായി ബന്ധിപ്പിച്ചിട്ടുള്ള ഉപയോക്തൃ ലോജിക് ട്രബിൾഷൂട്ട് ചെയ്യാൻ ഈ ഇന്റർഫേസ് ഉപയോഗിക്കുക.
ഇൻപുട്ട് ക്ലോക്ക് ഫ്രീക്വൻസി	ഏതെങ്കിലും	50 MHz	പിശക് സന്ദേശ രജിസ്റ്റർ അൺലോഡർ ഐപി കോർ ഇൻപുട്ട് ക്ലോക്കിന്റെ ആവൃത്തി വ്യക്തമാക്കുന്നു. എപ്പോൾ ഈ ഓപ്ഷൻ ബാധകമാണ് ഇൻപുട്ട് ക്ലോക്ക് ആന്തരിക ഓസിലേറ്ററിൽ നിന്നാണ് പ്രവർത്തിക്കുന്നത് പാരാമീറ്റർ ഓഫാണ്.
ഇൻപുട്ട് ക്ലോക്ക് ആന്തരിക ഓസിലേറ്ററിൽ നിന്നാണ് പ്രവർത്തിക്കുന്നത്	ഓൺ, ഓഫ്	ഓഫ്	ആന്തരിക ഓസിലേറ്റർ കോർ ഇൻപുട്ട് ക്ലോക്ക് നൽകുന്നു എന്ന് സൂചിപ്പിക്കുന്നു. ഒരു ആന്തരിക ഓസിലേറ്റർ ഉപയോക്തൃ ഡിസൈനിന്റെ കോർ ഇൻപുട്ട് ക്ലോക്ക് പ്രവർത്തിപ്പിക്കുകയാണെങ്കിൽ ഈ പരാമീറ്റർ പ്രവർത്തനക്ഷമമാക്കുക. കുറിപ്പ്: ആന്തരിക ഓസിലേറ്ററിന്റെ ആവൃത്തിയെ CRC പിശക് പരിശോധിക്കുന്ന ക്ലോക്ക് ഡിവൈസർ ബാധിക്കില്ല.
CRC പിശക് ഇൻപുട്ട് ക്ലോക്ക് ഫ്രീക്വൻസി പരിശോധിക്കുക	10 - 50 MHz	50 MHz	CRC പിശക് വ്യക്തമാക്കുന്നു IP കോർ (ALTERA_CRCERROR_VERIFY) ഇൻപുട്ട് ക്ലോക്ക് ഫ്രീക്വൻസി പരിശോധിക്കുക. സ്ട്രാറ്റിക്സ് IV, Arria II ഉപകരണങ്ങൾ മാത്രം.
പൂർണ്ണ ചിപ്പ് പിശക് കണ്ടെത്തൽ സൈക്കിളിന്റെ പൂർത്തീകരണം	ഓൺ, ഓഫ്	ഓഫ്	ഓപ്ഷണൽ. ഓരോ മുഴുവൻ ചിപ്പ് പിശക് കണ്ടെത്തൽ സൈക്കിളിന്റെ അവസാനം ഈ സിഗ്നൽ ഉറപ്പിക്കാൻ ഓണാക്കുക. സ്ട്രാറ്റിക്സ് വി, ഇന്റൽ അരിയ 10, അരിയ വി, സൈക്ലോൺ വി, ഇന്റൽ സൈക്ലോൺ 10 ജിഎക്സ് ഉപകരണങ്ങൾ മാത്രം.

Intel FPGA IP കോറുകൾ ഇൻസ്റ്റാൾ ചെയ്യുകയും ലൈസൻസ് നൽകുകയും ചെയ്യുന്നു

Intel Quartus Prime സോഫ്റ്റ്‌വെയർ ഇൻസ്റ്റാളേഷനിൽ Intel FPGA IP ലൈബ്രറി ഉൾപ്പെടുന്നു. ഒരു അധിക ലൈസൻസിന്റെ ആവശ്യമില്ലാതെ തന്നെ നിങ്ങളുടെ പ്രൊഡക്ഷൻ ഉപയോഗത്തിന് ഉപയോഗപ്രദമായ നിരവധി ഐപി കോറുകൾ ഈ ലൈബ്രറി നൽകുന്നു. ചില Intel FPGA IP കോറുകൾക്ക് പ്രൊഡക്ഷൻ ഉപയോഗത്തിനായി ഒരു പ്രത്യേക ലൈസൻസ് വാങ്ങേണ്ടതുണ്ട്. ഒരു പൂർണ്ണ പ്രൊഡക്ഷൻ ഐപി കോർ ലൈസൻസ് വാങ്ങാൻ തീരുമാനിക്കുന്നതിന് മുമ്പ്, സിമുലേഷനിലും ഹാർഡ്‌വെയറിലും ഈ ലൈസൻസുള്ള Intel FPGA IP കോറുകൾ വിലയിരുത്താൻ Intel FPGA IP മൂല്യനിർണ്ണയ മോഡ് നിങ്ങളെ അനുവദിക്കുന്നു. നിങ്ങൾ ഹാർഡ്‌വെയർ ടെസ്റ്റിംഗ് പൂർത്തിയാക്കി പ്രൊഡക്ഷനിൽ ഐപി ഉപയോഗിക്കാൻ തയ്യാറായതിന് ശേഷം ലൈസൻസുള്ള ഇന്റൽ ഐപി കോറുകൾക്കായി ഒരു പൂർണ്ണ പ്രൊഡക്ഷൻ ലൈസൻസ് നിങ്ങൾ വാങ്ങേണ്ടതുണ്ട്. Intel Quartus Prime സോഫ്‌റ്റ്‌വെയർ ഡിഫോൾട്ടായി ഇനിപ്പറയുന്ന സ്ഥലങ്ങളിൽ IP കോറുകൾ ഇൻസ്റ്റാൾ ചെയ്യുന്നു:

ചിത്രം 9. IP കോർ ഇൻസ്റ്റലേഷൻ പാത്ത്

പട്ടിക 5. IP കോർ ഇൻസ്റ്റലേഷൻ സ്ഥാനങ്ങൾ

സ്ഥാനം	സോഫ്റ്റ്വെയർ	പ്ലാറ്റ്ഫോം
:\intelFPGA_pro\quartus\ip\altera	ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോ പതിപ്പ്	വിൻഡോസ്*
:\intelFPGA\quartus\ip\altera	ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സ്റ്റാൻഡേർഡ് എഡിഷൻ	വിൻഡോസ്
:/intelFPGA_pro/quartus/ip/altera	ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോ പതിപ്പ്	ലിനക്സ് *
:/intelFPGA/quartus/ip/altera	ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സ്റ്റാൻഡേർഡ് എഡിഷൻ	ലിനക്സ്

ഐപി കോറുകൾ ഇഷ്ടാനുസൃതമാക്കുകയും സൃഷ്ടിക്കുകയും ചെയ്യുന്നു
വൈവിധ്യമാർന്ന ആപ്ലിക്കേഷനുകളെ പിന്തുണയ്ക്കുന്നതിന് നിങ്ങൾക്ക് ഐപി കോറുകൾ ഇഷ്ടാനുസൃതമാക്കാൻ കഴിയും. ഇന്റൽ ക്വാർട്ടസ് പ്രൈം ഐപി കാറ്റലോഗും പാരാമീറ്റർ എഡിറ്ററും ഐപി കോർ പോർട്ടുകൾ, സവിശേഷതകൾ, ഔട്ട്‌പുട്ട് എന്നിവ വേഗത്തിൽ തിരഞ്ഞെടുക്കാനും കോൺഫിഗർ ചെയ്യാനും നിങ്ങളെ അനുവദിക്കുന്നു. files.

IP കാറ്റലോഗും പാരാമീറ്റർ എഡിറ്ററും
IP കാറ്റലോഗ് തിരയൽ പാതയിലേക്ക് നിങ്ങൾ ചേർക്കുന്ന Intel FPGA IP, മറ്റ് IP എന്നിവയുൾപ്പെടെ നിങ്ങളുടെ പ്രോജക്റ്റിനായി ലഭ്യമായ IP കോറുകൾ IP കാറ്റലോഗ് പ്രദർശിപ്പിക്കുന്നു.. ഒരു IP കോർ കണ്ടെത്തുന്നതിനും ഇഷ്ടാനുസൃതമാക്കുന്നതിനും IP കാറ്റലോഗിന്റെ ഇനിപ്പറയുന്ന സവിശേഷതകൾ ഉപയോഗിക്കുക:

• സജീവ ഉപകരണ കുടുംബത്തിന് IP കാണിക്കുന്നതിന് IP കാറ്റലോഗ് ഫിൽട്ടർ ചെയ്യുക അല്ലെങ്കിൽ എല്ലാ ഉപകരണ കുടുംബങ്ങൾക്കും IP കാണിക്കുക. നിങ്ങൾക്ക് പ്രോജക്റ്റ് തുറന്നിട്ടില്ലെങ്കിൽ, IP കാറ്റലോഗിലെ ഉപകരണ കുടുംബം തിരഞ്ഞെടുക്കുക.
• ഐപി കാറ്റലോഗിൽ ഏതെങ്കിലും പൂർണ്ണമോ ഭാഗികമോ ആയ ഐപി കോർ നെയിം കണ്ടെത്താൻ തിരയൽ ഫീൽഡിൽ ടൈപ്പ് ചെയ്യുക.
• പിന്തുണയ്‌ക്കുന്ന ഉപകരണങ്ങളെക്കുറിച്ചുള്ള വിശദാംശങ്ങൾ പ്രദർശിപ്പിക്കുന്നതിനും IP കോറിന്റെ ഇൻസ്റ്റാളേഷൻ ഫോൾഡർ തുറക്കുന്നതിനും IP ഡോക്യുമെന്റേഷനിലേക്കുള്ള ലിങ്കുകൾക്കുമായി IP കാറ്റലോഗിലെ ഒരു IP കോർ നാമത്തിൽ വലത്-ക്ലിക്ക് ചെയ്യുക.
• ക്ലിക്ക് ചെയ്യുക ഇതിനായി തിരയുക പങ്കാളി ഐപി വിവരങ്ങൾ ആക്‌സസ് ചെയ്യുന്നതിനുള്ള പങ്കാളി ഐപി web.

ഒരു ഐപി വേരിയേഷൻ പേര്, ഓപ്ഷണൽ പോർട്ടുകൾ, ഔട്ട്പുട്ട് എന്നിവ വ്യക്തമാക്കാൻ പാരാമീറ്റർ എഡിറ്റർ നിങ്ങളോട് ആവശ്യപ്പെടുന്നു. file ജനറേഷൻ ഓപ്ഷനുകൾ. പാരാമീറ്റർ എഡിറ്റർ ഒരു ഉയർന്ന തലത്തിലുള്ള ഇന്റൽ ക്വാർട്ടസ് പ്രൈം ഐപി സൃഷ്ടിക്കുന്നു file (.ip) ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോ എഡിഷൻ പ്രോജക്റ്റുകളിലെ ഐപി വ്യതിയാനത്തിന്. പാരാമീറ്റർ എഡിറ്റർ ഒരു ഉയർന്ന തലത്തിലുള്ള ക്വാർട്ടസ് ഐപി സൃഷ്ടിക്കുന്നു file (.qip) ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സ്റ്റാൻഡേർഡ് എഡിഷൻ പ്രോജക്റ്റുകളിലെ IP വ്യതിയാനത്തിന്. ഇവ fileപ്രോജക്റ്റിലെ IP വ്യതിയാനത്തെ പ്രതിനിധീകരിക്കുന്നു, കൂടാതെ പാരാമീറ്ററൈസേഷൻ വിവരങ്ങൾ സംഭരിക്കുകയും ചെയ്യുന്നു.

ചിത്രം 10. IP പാരാമീറ്റർ എഡിറ്റർ (ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോ പതിപ്പ്)

ചിത്രം 11. IP പാരാമീറ്റർ എഡിറ്റർ (ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സ്റ്റാൻഡേർഡ് എഡിഷൻ)

പാരാമീറ്റർ എഡിറ്റർ
ഐപി കോർ പോർട്ടുകൾ, പാരാമീറ്ററുകൾ, ഔട്ട്പുട്ട് എന്നിവ ക്രമീകരിക്കാൻ പാരാമീറ്റർ എഡിറ്റർ നിങ്ങളെ സഹായിക്കുന്നു file ജനറേഷൻ ഓപ്ഷനുകൾ. അടിസ്ഥാന പാരാമീറ്റർ എഡിറ്റർ നിയന്ത്രണങ്ങളിൽ ഇനിപ്പറയുന്നവ ഉൾപ്പെടുന്നു:

• നിർദ്ദിഷ്ട ആപ്ലിക്കേഷനുകൾക്കായി (തിരഞ്ഞെടുത്ത കോറുകൾക്ക്) പ്രീസെറ്റ് പാരാമീറ്റർ മൂല്യങ്ങൾ പ്രയോഗിക്കാൻ പ്രീസെറ്റ് വിൻഡോ ഉപയോഗിക്കുക.
• ഇതിനായി വിശദാംശങ്ങൾ വിൻഡോ ഉപയോഗിക്കുക view പോർട്ട്, പാരാമീറ്റർ വിവരണങ്ങൾ, ഡോക്യുമെന്റേഷനിലേക്കുള്ള ലിങ്കുകളിൽ ക്ലിക്ക് ചെയ്യുക.
• ഒരു ടെസ്റ്റ്ബെഞ്ച് സിസ്റ്റം (തിരഞ്ഞെടുക്കപ്പെട്ട കോറുകൾക്ക്) ജനറേറ്റ് ചെയ്യുന്നതിന് ജനറേറ്റ് ➤ ടെസ്റ്റ്ബെഞ്ച് സിസ്റ്റം സൃഷ്ടിക്കുക ക്ലിക്കുചെയ്യുക.
• ജനറേറ്റ് ➤ ജനറേറ്റ് എക്‌സ് ക്ലിക്ക് ചെയ്യുകampഒരു മുൻ സൃഷ്ടിക്കാൻ le ഡിസൈൻample ഡിസൈൻ (തിരഞ്ഞെടുത്ത കോറുകൾക്ക്).
• കമ്പാനിയനെതിരെ ഒരു സിസ്റ്റത്തിന്റെ ജനറിക് ഘടകങ്ങൾ സാധൂകരിക്കുന്നതിന് സിസ്റ്റം ഇന്റഗ്രിറ്റി സാധൂകരിക്കുക ക്ലിക്ക് ചെയ്യുക fileഎസ്. (പ്ലാറ്റ്ഫോം ഡിസൈനർ സിസ്റ്റങ്ങൾ മാത്രം)
• കമ്പാനിയനെതിരെ ഒരു സിസ്റ്റത്തിന്റെ ജനറിക് ഘടകങ്ങളെ സാധൂകരിക്കുന്നതിന് എല്ലാ സിസ്റ്റം വിവരങ്ങളും സമന്വയിപ്പിക്കുക ക്ലിക്കുചെയ്യുക fileഎസ്. (പ്ലാറ്റ്ഫോം ഡിസൈനർ സിസ്റ്റങ്ങൾ മാത്രം)

IP കാറ്റലോഗ് പ്ലാറ്റ്ഫോം ഡിസൈനറിലും ലഭ്യമാണ് (View ➤ IP കാറ്റലോഗ്). പ്ലാറ്റ്‌ഫോം ഡിസൈനർ ഐപി കാറ്റലോഗിൽ ഇന്റൽ ക്വാർട്ടസ് പ്രൈം ഐപി കാറ്റലോഗിൽ ലഭ്യമല്ലാത്ത എക്‌സ്‌ക്ലൂസീവ് സിസ്റ്റം ഇന്റർകണക്‌ട്, വീഡിയോ, ഇമേജ് പ്രോസസ്സിംഗ്, മറ്റ് സിസ്റ്റം ലെവൽ ഐപി എന്നിവ ഉൾപ്പെടുന്നു. യഥാക്രമം പ്ലാറ്റ്‌ഫോം ഡിസൈനർ (സ്റ്റാൻഡേർഡ്), പ്ലാറ്റ്‌ഫോം ഡിസൈനർ എന്നിവയിലെ ഐപി ഉപയോഗത്തെക്കുറിച്ചുള്ള വിവരങ്ങൾക്ക് പ്ലാറ്റ്‌ഫോം ഡിസൈനർ ഉപയോഗിച്ച് ഒരു സിസ്റ്റം സൃഷ്‌ടിക്കുകയോ പ്ലാറ്റ്‌ഫോം ഡിസൈനർ (സ്റ്റാൻഡേർഡ്) ഉപയോഗിച്ച് ഒരു സിസ്റ്റം സൃഷ്‌ടിക്കുകയോ കാണുക.

ബന്ധപ്പെട്ട വിവരങ്ങൾ

• പ്ലാറ്റ്ഫോം ഡിസൈനർ ഉപയോഗിച്ച് ഒരു സിസ്റ്റം സൃഷ്ടിക്കുന്നു
• പ്ലാറ്റ്ഫോം ഡിസൈനർ (സ്റ്റാൻഡേർഡ്) (സ്റ്റാൻഡേർഡ്) ഉപയോഗിച്ച് ഒരു സിസ്റ്റം സൃഷ്ടിക്കുന്നു

IP കോർ പാരാമീറ്ററുകളും ഓപ്ഷനുകളും വ്യക്തമാക്കുന്നു
IP കോർ പാരാമീറ്ററുകളും ഓപ്ഷനുകളും വ്യക്തമാക്കുന്നതിന് ഈ ഘട്ടങ്ങൾ പാലിക്കുക.

1. പ്ലാറ്റ്‌ഫോം ഡിസൈനർ ഐപി കാറ്റലോഗിൽ (ടൂളുകൾ ➤ ഐപി കാറ്റലോഗ്), ഇഷ്‌ടാനുസൃതമാക്കാൻ ഐപി കോറിന്റെ പേര് കണ്ടെത്തി ഡബിൾ ക്ലിക്ക് ചെയ്യുക. പാരാമീറ്റർ എഡിറ്റർ ദൃശ്യമാകുന്നു.
2. നിങ്ങളുടെ ഇഷ്‌ടാനുസൃത IP വ്യതിയാനത്തിനായി ഒരു ഉയർന്ന തലത്തിലുള്ള പേര് വ്യക്തമാക്കുക. ഈ പേര് ഐപി കോർ വ്യതിയാനത്തെ തിരിച്ചറിയുന്നു fileനിങ്ങളുടെ പ്രോജക്റ്റിൽ ഉണ്ട്. ആവശ്യപ്പെടുകയാണെങ്കിൽ, ടാർഗെറ്റ് FPGA ഉപകരണ കുടുംബവും ഔട്ട്പുട്ടും വ്യക്തമാക്കുക file HDL മുൻഗണന. ശരി ക്ലിക്ക് ചെയ്യുക.
3. നിങ്ങളുടെ ഐപി വ്യതിയാനത്തിനായുള്ള പാരാമീറ്ററുകളും ഓപ്ഷനുകളും വ്യക്തമാക്കുക:
   • ഓപ്ഷണലായി പ്രീസെറ്റ് പാരാമീറ്റർ മൂല്യങ്ങൾ തിരഞ്ഞെടുക്കുക. പ്രത്യേക ആപ്ലിക്കേഷനുകൾക്കായി (നൽകിയിരിക്കുന്നിടത്ത്) എല്ലാ പ്രാരംഭ പാരാമീറ്റർ മൂല്യങ്ങളും പ്രീസെറ്റുകൾ വ്യക്തമാക്കുന്നു.
   • ഐപി കോർ ഫംഗ്‌ഷണാലിറ്റി, പോർട്ട് കോൺഫിഗറേഷനുകൾ, ഉപകരണ-നിർദ്ദിഷ്ട സവിശേഷതകൾ എന്നിവ നിർവചിക്കുന്ന പാരാമീറ്ററുകൾ വ്യക്തമാക്കുക.
   • ഒരു ടൈമിംഗ് നെറ്റ്‌ലിസ്റ്റ്, സിമുലേഷൻ മോഡൽ, ടെസ്റ്റ്ബെഞ്ച്, അല്ലെങ്കിൽ എക്‌സ് എന്നിവ സൃഷ്ടിക്കുന്നതിനുള്ള ഓപ്ഷനുകൾ വ്യക്തമാക്കുകample ഡിസൈൻ (ബാധകമാകുന്നിടത്ത്).
   • IP കോർ പ്രോസസ്സ് ചെയ്യുന്നതിനുള്ള ഓപ്ഷനുകൾ വ്യക്തമാക്കുക fileമറ്റ് EDA ടൂളുകളിൽ എസ്.
4. സിന്തസിസും മറ്റ് ഓപ്‌ഷണലും സൃഷ്‌ടിക്കാൻ പൂർത്തിയാക്കുക ക്ലിക്കുചെയ്യുക fileനിങ്ങളുടെ ഐപി വേരിയേഷൻ സ്പെസിഫിക്കേഷനുകളുമായി പൊരുത്തപ്പെടുന്നു. പരാമീറ്റർ എഡിറ്റർ ഉയർന്ന തലത്തിലുള്ള .qsys IP വ്യതിയാനം സൃഷ്ടിക്കുന്നു file കൂടാതെ എച്ച്.ഡി.എൽ fileസിന്തസിസിനും സിമുലേഷനും വേണ്ടിയുള്ള എസ്. ചില ഐപി കോറുകൾ ഒരേസമയം ഒരു ടെസ്റ്റ് ബെഞ്ച് അല്ലെങ്കിൽ എക്‌സ് ഉണ്ടാക്കുന്നുampഹാർഡ്‌വെയർ ടെസ്റ്റിംഗിനുള്ള ഡിസൈൻ.
5. ഒരു സിമുലേഷൻ ടെസ്റ്റ്ബെഞ്ച് സൃഷ്ടിക്കുന്നതിന്, സൃഷ്ടിക്കുക ➤ ടെസ്റ്റ്ബെഞ്ച് സിസ്റ്റം സൃഷ്ടിക്കുക ക്ലിക്കുചെയ്യുക. ഒരു സിമുലേഷൻ ടെസ്റ്റ്ബെഞ്ച് നൽകാത്ത ചില IP കോറുകൾക്ക് ടെസ്റ്റ്ബെഞ്ച് സിസ്റ്റം സൃഷ്ടിക്കുക ലഭ്യമല്ല.
6. ഒരു ഉയർന്ന തലത്തിലുള്ള എച്ച്ഡിഎൽ സൃഷ്ടിക്കാൻ മുൻampഹാർഡ്‌വെയർ സ്ഥിരീകരണത്തിനായി, ജനറേറ്റ് ➤ HDL Ex ക്ലിക്ക് ചെയ്യുകample. സൃഷ്ടിക്കുക ➤ HDL Exampചില IP കോറുകൾക്ക് le ലഭ്യമല്ല.

നിലവിലെ ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോജക്റ്റിലേക്ക് ഉയർന്ന തലത്തിലുള്ള IP വ്യതിയാനം ചേർത്തിരിക്കുന്നു. Project ➤ Add/Remove ക്ലിക്ക് ചെയ്യുക Fileഒരു .qsys (ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സ്റ്റാൻഡേർഡ് എഡിഷൻ) അല്ലെങ്കിൽ .ip (ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോ എഡിഷൻ) സ്വമേധയാ ചേർക്കുന്നതിനുള്ള പ്രോജക്റ്റിൽ s file ഒരു പദ്ധതിയിലേക്ക്. പോർട്ടുകൾ ബന്ധിപ്പിക്കുന്നതിന് ഉചിതമായ പിൻ അസൈൻമെന്റുകൾ നടത്തുക.

കോർ ജനറേഷൻ ഔട്ട്പുട്ട് (ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോ എഡിഷൻ)
ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സോഫ്‌റ്റ്‌വെയർ ഇനിപ്പറയുന്ന ഔട്ട്‌പുട്ട് സൃഷ്‌ടിക്കുന്നു file ഒരു പ്ലാറ്റ്ഫോം ഡിസൈനർ സിസ്റ്റത്തിന്റെ ഭാഗമല്ലാത്ത വ്യക്തിഗത IP കോറുകൾക്കുള്ള ഘടന.

ചിത്രം 12. വ്യക്തിഗത ഐപി കോർ ജനറേഷൻ ഔട്ട്പുട്ട് (ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോ പതിപ്പ്)

പട്ടിക 6. ഔട്ട്പുട്ട് Fileഇന്റൽ എഫ്പിജിഎ ഐപി ജനറേഷന്റെ എസ്

File പേര്	വിവരണം
<your_ip>.ip	ഉയർന്ന തലത്തിലുള്ള IP വ്യതിയാനം file അതിൽ നിങ്ങളുടെ പ്രോജക്റ്റിലെ ഒരു IP കോറിന്റെ പാരാമീറ്ററൈസേഷൻ അടങ്ങിയിരിക്കുന്നു. IP വ്യതിയാനം ഒരു പ്ലാറ്റ്ഫോം ഡിസൈനർ സിസ്റ്റത്തിന്റെ ഭാഗമാണെങ്കിൽ, പാരാമീറ്റർ എഡിറ്ററും ഒരു .qsys സൃഷ്ടിക്കുന്നു. file.
<your_ip>.cmp	VHDL ഘടക പ്രഖ്യാപനം (.cmp) file ഒരു വാചകമാണ് file VHDL ഡിസൈനിൽ നിങ്ങൾ ഉപയോഗിക്കുന്ന പ്രാദേശിക ജനറിക്, പോർട്ട് നിർവചനങ്ങൾ അടങ്ങിയിരിക്കുന്നു files.
<your_ip>_generation.rpt	IP അല്ലെങ്കിൽ പ്ലാറ്റ്ഫോം ഡിസൈനർ ജനറേഷൻ ലോഗ് file. IP ജനറേഷൻ സമയത്ത് സന്ദേശങ്ങളുടെ ഒരു സംഗ്രഹം പ്രദർശിപ്പിക്കുന്നു.
തുടർന്നു…

File പേര്	വിവരണം
<your_ip>.qgsimc (പ്ലാറ്റ്ഫോം ഡിസൈനർ സിസ്റ്റങ്ങൾ മാത്രം)	സിമുലേഷൻ കാഷിംഗ് file അത് .qsys, .ip എന്നിവ താരതമ്യം ചെയ്യുന്നു fileപ്ലാറ്റ്‌ഫോം ഡിസൈനർ സിസ്റ്റത്തിന്റെയും ഐപി കോറിന്റെയും നിലവിലെ പാരാമീറ്ററൈസേഷൻ ഉപയോഗിച്ച്. പ്ലാറ്റ്‌ഫോം ഡിസൈനറിന് HDL-ന്റെ പുനരുജ്ജീവനം ഒഴിവാക്കാനാകുമോ എന്ന് ഈ താരതമ്യം നിർണ്ണയിക്കുന്നു.
<your_ip>.qgsynth (പ്ലാറ്റ്ഫോം ഡിസൈനർ സിസ്റ്റങ്ങൾ മാത്രം)	സിന്തസിസ് കാഷിംഗ് file അത് .qsys, .ip എന്നിവ താരതമ്യം ചെയ്യുന്നു fileപ്ലാറ്റ്‌ഫോം ഡിസൈനർ സിസ്റ്റത്തിന്റെയും ഐപി കോറിന്റെയും നിലവിലെ പാരാമീറ്ററൈസേഷൻ ഉപയോഗിച്ച്. പ്ലാറ്റ്‌ഫോം ഡിസൈനറിന് HDL-ന്റെ പുനരുജ്ജീവനം ഒഴിവാക്കാനാകുമോ എന്ന് ഈ താരതമ്യം നിർണ്ണയിക്കുന്നു.
<your_ip>.qip	IP ഘടകം സംയോജിപ്പിക്കുന്നതിനും കംപൈൽ ചെയ്യുന്നതിനുമുള്ള എല്ലാ വിവരങ്ങളും അടങ്ങിയിരിക്കുന്നു.
<your_ip>.csv	IP ഘടകത്തിന്റെ അപ്‌ഗ്രേഡ് നിലയെക്കുറിച്ചുള്ള വിവരങ്ങൾ അടങ്ങിയിരിക്കുന്നു.
.bsf	ബ്ലോക്ക് ഡയഗ്രാമിൽ ഉപയോഗിക്കുന്നതിനുള്ള ഐപി വ്യതിയാനത്തിന്റെ ഒരു പ്രതീക പ്രതിനിധാനം Files (.bdf).
<your_ip>.spd	ഇൻപുട്ട് file ip-make-simscript-ന് സിമുലേഷൻ സ്ക്രിപ്റ്റുകൾ സൃഷ്ടിക്കേണ്ടതുണ്ട്. .spd file എന്നതിന്റെ ഒരു ലിസ്റ്റ് അടങ്ങിയിരിക്കുന്നു fileനിങ്ങൾ ആരംഭിക്കുന്ന ഓർമ്മകളെ കുറിച്ചുള്ള വിവരങ്ങളോടൊപ്പം സിമുലേഷനായി നിങ്ങൾ സൃഷ്ടിക്കുന്നു.
<your_ip>.ppf	പിൻ പ്ലാനർ File (.ppf) പിൻ പ്ലാനറിനൊപ്പം ഉപയോഗിക്കുന്നതിനായി നിങ്ങൾ സൃഷ്ടിക്കുന്ന IP ഘടകങ്ങൾക്കുള്ള പോർട്ട്, നോഡ് അസൈൻമെന്റുകൾ സംഭരിക്കുന്നു.
<your_ip>_bb.v	വെരിലോഗ് ബ്ലാക്ക്ബോക്സ് ഉപയോഗിക്കുക (_bb.v) file ബ്ലാക്ക്‌ബോക്‌സ് ആയി ഉപയോഗിക്കുന്നതിനുള്ള ഒരു ശൂന്യമായ മൊഡ്യൂൾ ഡിക്ലറേഷൻ ആയി.
<your_ip>_inst.v അല്ലെങ്കിൽ _inst.vhd	HDL മുൻampതൽക്ഷണ ടെംപ്ലേറ്റ്. ഇതിലെ ഉള്ളടക്കങ്ങൾ പകർത്തി ഒട്ടിക്കുക file നിങ്ങളുടെ HDL-ലേക്ക് file IP വ്യതിയാനം തൽക്ഷണം ചെയ്യാൻ.
<your_ip>.റെഗ്മാപ്പ്	ഐപിയിൽ രജിസ്റ്റർ വിവരങ്ങൾ അടങ്ങിയിട്ടുണ്ടെങ്കിൽ, ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സോഫ്റ്റ്‌വെയർ .regmap സൃഷ്ടിക്കുന്നു file. .regmap file മാസ്റ്റർ, സ്ലേവ് ഇന്റർഫേസുകളുടെ രജിസ്റ്റർ മാപ്പ് വിവരങ്ങൾ വിവരിക്കുന്നു. ഈ file പൂരകങ്ങൾ .sopcinfo file സിസ്റ്റത്തെക്കുറിച്ചുള്ള കൂടുതൽ വിശദമായ രജിസ്റ്റർ വിവരങ്ങൾ നൽകിക്കൊണ്ട്. ഈ file രജിസ്റ്റർ ഡിസ്പ്ലേ പ്രാപ്തമാക്കുന്നു viewസിസ്റ്റം കൺസോളിലെ ഉപയോക്താക്കൾക്ക് ഇഷ്ടാനുസൃതമാക്കാവുന്ന സ്ഥിതിവിവരക്കണക്കുകളും.
<your_ip>.svd	HPS സിസ്റ്റം ഡീബഗ് ടൂളുകളെ അനുവദിക്കുന്നു view ഒരു പ്ലാറ്റ്ഫോം ഡിസൈനർ സിസ്റ്റത്തിനുള്ളിൽ HPS-ലേക്ക് ബന്ധിപ്പിക്കുന്ന പെരിഫറലുകളുടെ രജിസ്റ്റർ മാപ്പുകൾ. സിന്തസിസ് സമയത്ത്, ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സോഫ്റ്റ്‌വെയർ .svd സംഭരിക്കുന്നു file.sof-ലെ സിസ്റ്റം കൺസോൾ മാസ്റ്ററുകൾക്ക് ദൃശ്യമാകുന്ന സ്ലേവ് ഇന്റർഫേസിനായുള്ള s file ഡീബഗ് സെഷനിൽ. രജിസ്റ്റർ മാപ്പ് വിവരങ്ങൾക്കായി പ്ലാറ്റ്ഫോം ഡിസൈനർ അന്വേഷിക്കുന്ന ഈ വിഭാഗം സിസ്റ്റം കൺസോൾ വായിക്കുന്നു. സിസ്റ്റം സ്ലേവുകൾക്കായി, പ്ലാറ്റ്ഫോം ഡിസൈനർ രജിസ്റ്ററുകൾ പേര് പ്രകാരം ആക്സസ് ചെയ്യുന്നു.
<your_ip>.വിyour_ip>.vhd	എച്ച്.ഡി.എൽ fileസമന്വയത്തിനോ അനുകരണത്തിനോ വേണ്ടി ഓരോ സബ്‌മോഡ്യൂളും അല്ലെങ്കിൽ ചൈൽഡ് ഐപി കോറും തൽക്ഷണം ചെയ്യുന്നവ.
ഉപദേഷ്ടാവ്/	ഒരു സിമുലേഷൻ സജ്ജീകരിക്കുന്നതിനും പ്രവർത്തിപ്പിക്കുന്നതിനുമുള്ള ഒരു msim_setup.tcl സ്ക്രിപ്റ്റ് അടങ്ങിയിരിക്കുന്നു.
aldec/	ഒരു സിമുലേഷൻ സജ്ജീകരിക്കുന്നതിനും പ്രവർത്തിപ്പിക്കുന്നതിനുമുള്ള ഒരു സ്ക്രിപ്റ്റ് rivierapro_setup.tcl അടങ്ങിയിരിക്കുന്നു.
/സിനോപ്സിസ്/വിസിഎസ് /സിനോപ്സിസ്/വിസിഎസ്എംഎക്സ്	ഒരു സിമുലേഷൻ സജ്ജീകരിക്കുന്നതിനും പ്രവർത്തിപ്പിക്കുന്നതിനുമുള്ള ഒരു ഷെൽ സ്ക്രിപ്റ്റ് vcs_setup.sh അടങ്ങിയിരിക്കുന്നു. ഒരു ഷെൽ സ്ക്രിപ്റ്റ് vcsmx_setup.sh, synopsys_sim.setup എന്നിവ അടങ്ങിയിരിക്കുന്നു file ഒരു സിമുലേഷൻ സജ്ജീകരിക്കാനും പ്രവർത്തിപ്പിക്കാനും.
/കാഡൻസ്	ഒരു ഷെൽ സ്ക്രിപ്റ്റ് ncsim_setup.sh ഉം മറ്റ് സജ്ജീകരണവും അടങ്ങിയിരിക്കുന്നു fileഒരു സിമുലേഷൻ സജ്ജീകരിക്കാനും പ്രവർത്തിപ്പിക്കാനും എസ്.
/xcelium	ഒരു സമാന്തര സിമുലേറ്റർ ഷെൽ സ്ക്രിപ്റ്റ് xcelium_setup.sh ഉം മറ്റ് സജ്ജീകരണവും അടങ്ങിയിരിക്കുന്നു fileഒരു സിമുലേഷൻ സജ്ജീകരിക്കാനും പ്രവർത്തിപ്പിക്കാനും s.
/സബ്മോഡ്യൂളുകൾ	HDL അടങ്ങിയിരിക്കുന്നു fileഐപി കോർ സബ്‌മോഡ്യൂളിനായി എസ്.
<ഐപി സബ്മോഡ്യൂൾ>/	പ്ലാറ്റ്‌ഫോം ഡിസൈനർ സൃഷ്‌ടിക്കുന്ന ഓരോ ഐപി സബ്‌മോഡ്യൂൾ ഡയറക്‌ടറിക്കും പ്ലാറ്റ്‌ഫോം ഡിസൈനർ / സിന്ത്, / സിം സബ് ഡയറക്‌ടറികൾ സൃഷ്‌ടിക്കുന്നു.

IP കോർ പാരാമീറ്ററുകളും ഓപ്ഷനുകളും വ്യക്തമാക്കുന്നു (ലെഗസി പാരാമീറ്റർ എഡിറ്റർമാർ)

ചില ഐപി കോറുകൾ കോൺഫിഗറേഷനും ജനറേഷനും പാരാമീറ്റർ എഡിറ്ററിന്റെ ഒരു ലെഗസി പതിപ്പ് ഉപയോഗിക്കുന്നു. ഒരു ലെഗസി പാരാമീറ്റർ എഡിറ്റർ ഉപയോഗിച്ച് ഒരു ഐപി വേരിയേഷൻ കോൺഫിഗർ ചെയ്യാനും ജനറേറ്റ് ചെയ്യാനും ഇനിപ്പറയുന്ന ഘട്ടങ്ങൾ ഉപയോഗിക്കുക.
കുറിപ്പ്: ലെഗസി പാരാമീറ്റർ എഡിറ്റർ മറ്റൊരു ഔട്ട്പുട്ട് സൃഷ്ടിക്കുന്നു file ഏറ്റവും പുതിയ പാരാമീറ്റർ എഡിറ്ററിനേക്കാൾ ഘടന. ഏറ്റവും പുതിയ പാരാമീറ്റർ എഡിറ്റർ ഉപയോഗിക്കുന്ന IP കോറുകളുടെ കോൺഫിഗറേഷനായി IP കോർ പാരാമീറ്ററുകളും ഓപ്ഷനുകളും വ്യക്തമാക്കുന്നത് കാണുക.

ചിത്രം 13. ലെഗസി പാരാമീറ്റർ എഡിറ്റർമാർ

1. ഐപി കാറ്റലോഗിൽ (ടൂളുകൾ ➤ ഐപി കാറ്റലോഗ്), ഇഷ്‌ടാനുസൃതമാക്കാൻ ഐപി കോറിന്റെ പേര് കണ്ടെത്തി ഡബിൾ ക്ലിക്ക് ചെയ്യുക. പാരാമീറ്റർ എഡിറ്റർ ദൃശ്യമാകുന്നു.
2. ഒരു ഉയർന്ന തലത്തിലുള്ള പേരും ഔട്ട്പുട്ട് HDL ഉം വ്യക്തമാക്കുക file നിങ്ങളുടെ IP വ്യതിയാനത്തിനായി ടൈപ്പ് ചെയ്യുക. ഈ പേര് ഐപി കോർ വ്യതിയാനത്തെ തിരിച്ചറിയുന്നു fileനിങ്ങളുടെ പദ്ധതിയിൽ ശരി ക്ലിക്ക് ചെയ്യുക.
3. പാരാമീറ്റർ എഡിറ്ററിൽ നിങ്ങളുടെ ഐപി വ്യതിയാനത്തിനായുള്ള പാരാമീറ്ററുകളും ഓപ്ഷനുകളും വ്യക്തമാക്കുക. നിർദ്ദിഷ്ട IP കോർ പാരാമീറ്ററുകളെക്കുറിച്ചുള്ള വിവരങ്ങൾക്ക് നിങ്ങളുടെ IP കോർ ഉപയോക്തൃ ഗൈഡ് കാണുക.
4. പൂർത്തിയാക്കുക അല്ലെങ്കിൽ സൃഷ്ടിക്കുക ക്ലിക്കുചെയ്യുക (പാരാമീറ്റർ എഡിറ്റർ പതിപ്പിനെ ആശ്രയിച്ച്). പാരാമീറ്റർ എഡിറ്റർ സൃഷ്ടിക്കുന്നു fileനിങ്ങളുടെ സ്പെസിഫിക്കേഷനുകൾക്കനുസരിച്ച് നിങ്ങളുടെ ഐപി വ്യതിയാനത്തിന് വേണ്ടിയുള്ളതാണ്. ജനറേഷൻ പൂർത്തിയാകുമ്പോൾ ആവശ്യപ്പെടുകയാണെങ്കിൽ എക്സിറ്റ് ക്ലിക്ക് ചെയ്യുക. പരാമീറ്റർ എഡിറ്റർ ഉയർന്ന തലത്തിലുള്ള .qip ചേർക്കുന്നു file നിലവിലെ പ്രോജക്‌റ്റിലേക്ക് സ്വയമേവ.

കുറിപ്പ്: ഒരു പ്രോജക്‌റ്റിലേക്ക് ലെഗസി പാരാമീറ്റർ എഡിറ്റർ ഉപയോഗിച്ച് സൃഷ്‌ടിച്ച ഒരു ഐപി വേരിയേഷൻ സ്വമേധയാ ചേർക്കുന്നതിന്, പ്രോജക്റ്റ് ➤ ചേർക്കുക/നീക്കം ചെയ്യുക ക്ലിക്കുചെയ്യുക Fileപ്രോജക്റ്റിൽ s എന്നതും IP വ്യതിയാനം .qip ചേർക്കുകയും ചെയ്യുക file.

IP കോർ ജനറേഷൻ ഔട്ട്പുട്ട് (ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സ്റ്റാൻഡേർഡ് എഡിഷൻ)
ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സ്റ്റാൻഡേർഡ് എഡിഷൻ സോഫ്‌റ്റ്‌വെയർ ഇനിപ്പറയുന്ന ഔട്ട്‌പുട്ടിൽ ഒന്ന് ജനറേറ്റുചെയ്യുന്നു file ലെഗസി പാരാമീറ്റർ എഡിറ്ററുകളിലൊന്ന് ഉപയോഗിക്കുന്ന വ്യക്തിഗത IP കോറുകൾക്കുള്ള ഘടനകൾ.

ചിത്രം 14. ഐപി കോർ ജനറേറ്റഡ് Files (ലെഗസി പാരാമീറ്റർ എഡിറ്റർമാർ)

സൃഷ്ടിച്ച ഐ.പി File Put ട്ട്‌പുട്ട് എ

സൃഷ്ടിച്ച ഐ.പി File ഔട്ട്പുട്ട് ബി

സൃഷ്ടിച്ച ഐ.പി File ഔട്ട്പുട്ട് സി

സൃഷ്ടിച്ച ഐ.പി File ഔട്ട്പുട്ട് ഡി

കുറിപ്പുകൾ:

1. നിങ്ങളുടെ ഐപി വ്യതിയാനം പിന്തുണയ്ക്കുകയും പ്രവർത്തനക്ഷമമാക്കുകയും ചെയ്താൽ
2. ഫങ്ഷണൽ സിമുലേഷൻ മോഡലുകൾ സൃഷ്ടിക്കപ്പെട്ടാൽ
3. ഈ ഡയറക്ടറി അവഗണിക്കുക

പിശക് സന്ദേശ രജിസ്റ്ററിനായുള്ള ഡോക്യുമെന്റ് റിവിഷൻ ഹിസ്റ്ററി അൺലോഡർ ഇന്റൽ FPGA IP IP കോർ ഉപയോക്തൃ ഗൈഡ്

പ്രമാണ പതിപ്പ്	ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പതിപ്പ്	മാറ്റങ്ങൾ
2018.05.23	18.0	• നിന്ന് IP എന്ന് പുനർനാമകരണം ചെയ്തു Intel FPGA പിശക് സന്ദേശം രജിസ്റ്റർ അൺലോഡർ IP കോർ വരെ പിശക് സന്ദേശം രജിസ്റ്റർ അൺലോഡർ Intel FPGA IP കോർ. • പുതുക്കിയ കണക്കുകൾ emr_valid പവർ അപ്പ് ചെയ്തതിന് ശേഷം മാത്രം തിരുത്താവുന്ന പിശകുകൾക്കുള്ള സിഗ്നൽ (കോളം അടിസ്ഥാനമാക്കിയുള്ള തരം == 3'b0) ഒപ്പം തിരുത്താനാകാത്ത പിശകുകൾക്കുള്ള emr_valid സിഗ്നൽ.

തീയതി	പതിപ്പ്	മാറ്റങ്ങൾ
ഡിസംബർ 2017	2017.12.18	• പ്രമാണത്തിന്റെ പേര് ഇങ്ങനെ പുനർനാമകരണം ചെയ്തു Intel FPGA പിശക് സന്ദേശ രജിസ്റ്റർ അൺലോഡർ IP കോർ ഉപയോക്തൃ ഗൈഡ്. • "IP കോർ ഡിവൈസ് സപ്പോർട്ട്" പട്ടിക അപ്ഡേറ്റ് ചെയ്തു. • ഏറ്റവും പുതിയ ബ്രാൻഡിംഗ് മാനദണ്ഡങ്ങൾക്കായി അപ്‌ഡേറ്റ് ചെയ്‌തു. • ഡോക്യുമെന്റിലുടനീളം എഡിറ്റോറിയൽ അപ്ഡേറ്റുകൾ നടത്തി.
ജൂലൈ 2017	2017.07.15	• Intel Cyclone 10 GX ഉപകരണ പിന്തുണ ചേർത്തു. • IP ടൈമിംഗ് ഡയഗ്രമുകളിൽ V-ടൈപ്പ് കോളം അടിസ്ഥാനമാക്കിയുള്ള തരത്തിലേക്ക് മാറ്റി. • ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോ എഡിഷനും ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സ്റ്റാൻഡേർഡ് എഡിഷനും പ്രത്യേകം പാരാമീറ്ററൈസേഷൻ നിർദ്ദേശങ്ങൾ നൽകി. • ഏറ്റവും പുതിയ ബ്രാൻഡിംഗ് മാനദണ്ഡങ്ങൾക്കായി അപ്‌ഡേറ്റ് ചെയ്‌തു.
മെയ് 2016	2016.05.02	• Verilog HDL RTL പിന്തുണയെക്കുറിച്ചുള്ള ഫീച്ചർ ബുള്ളറ്റ് നീക്കം ചെയ്‌തു. • ക്വാർട്ടസ് II റഫറൻസുകൾ ക്വാർട്ടസ് പ്രൈമിലേക്ക് മാറ്റി.
ജൂൺ 2015	2015.06.12	Arria 10 പിന്തുണ വിശദാംശങ്ങൾ അപ്‌ഡേറ്റുചെയ്‌തു.
ഡിസംബർ 2014	2014.12.15	പ്രാരംഭ റിലീസ്.

ഇന്റൽ കോർപ്പറേഷൻ. എല്ലാ അവകാശങ്ങളും നിക്ഷിപ്തം. ഇന്റൽ, ഇന്റൽ ലോഗോ, മറ്റ് ഇന്റൽ മാർക്കുകൾ എന്നിവ ഇന്റൽ കോർപ്പറേഷന്റെയോ അതിന്റെ അനുബന്ധ സ്ഥാപനങ്ങളുടെയോ വ്യാപാരമുദ്രകളാണ്. ഇന്റലിന്റെ സ്റ്റാൻഡേർഡ് വാറന്റിക്ക് അനുസൃതമായി അതിന്റെ FPGA, അർദ്ധചാലക ഉൽപ്പന്നങ്ങളുടെ പ്രകടനം നിലവിലെ സ്പെസിഫിക്കേഷനുകളിലേക്ക് Intel വാറന്റ് ചെയ്യുന്നു, എന്നാൽ അറിയിപ്പ് കൂടാതെ ഏത് സമയത്തും ഏത് ഉൽപ്പന്നങ്ങളിലും സേവനങ്ങളിലും മാറ്റങ്ങൾ വരുത്താനുള്ള അവകാശം നിക്ഷിപ്തമാണ്. Intel രേഖാമൂലം രേഖാമൂലം സമ്മതിച്ചതല്ലാതെ ഇവിടെ വിവരിച്ചിരിക്കുന്ന ഏതെങ്കിലും വിവരങ്ങളുടെയോ ഉൽപ്പന്നത്തിന്റെയോ സേവനത്തിന്റെയോ ആപ്ലിക്കേഷനിൽ നിന്നോ ഉപയോഗത്തിൽ നിന്നോ ഉണ്ടാകുന്ന ഉത്തരവാദിത്തമോ ബാധ്യതയോ Intel ഏറ്റെടുക്കുന്നില്ല. ഏതെങ്കിലും പ്രസിദ്ധീകരിച്ച വിവരങ്ങളെ ആശ്രയിക്കുന്നതിന് മുമ്പും ഉൽപ്പന്നങ്ങൾക്കോ ​​സേവനങ്ങൾക്കോ ​​​​ഓർഡറുകൾ നൽകുന്നതിനുമുമ്പ് ഉപകരണ സവിശേഷതകളുടെ ഏറ്റവും പുതിയ പതിപ്പ് നേടുന്നതിന് ഇന്റൽ ഉപഭോക്താക്കളോട് നിർദ്ദേശിക്കുന്നു. *മറ്റ് പേരുകളും ബ്രാൻഡുകളും മറ്റുള്ളവരുടെ സ്വത്തായി അവകാശപ്പെടാം.

പ്രമാണങ്ങൾ / വിഭവങ്ങൾ

intel പിശക് സന്ദേശ രജിസ്റ്റർ അൺലോഡർ FPGA IP കോർ [pdf] ഉപയോക്തൃ ഗൈഡ് പിശക് സന്ദേശ രജിസ്റ്റർ അൺലോഡർ FPGA IP കോർ, പിശക്, സന്ദേശ രജിസ്റ്റർ അൺലോഡർ FPGA IP കോർ, രജിസ്റ്റർ അൺലോഡർ FPGA IP കോർ, അൺലോഡർ FPGA IP കോർ

റഫറൻസുകൾ

• ഉപയോക്തൃ മാനുവൽ