ഇൻ്റൽ ലോഗോ

intel UG-01166 Altera ഹൈ-സ്പീഡ് Reed-Solomon IP കോർ

intel-UG-01166-Altera-High-speed-Reed-Solomon-IP-Core-product

ഹൈ-സ്പീഡ് റീഡ്-സോളമൻ ഐപി കോറിനെ കുറിച്ച്

100 Gbps-ഉം അതിൽ കൂടുതലുമുള്ള ത്രൂപുട്ട് ആവശ്യമുള്ള വലിയ ആപ്ലിക്കേഷനുകൾക്കായി Altera ഹൈ-സ്പീഡ് Reed-Solomon IP കോർ വളരെ സമാന്തര ആർക്കിടെക്ചർ ഉപയോഗിക്കുന്നു. IP കോർ 10G (ഒപ്റ്റിക്കൽ ട്രാൻസ്പോർട്ട് നെറ്റ്‌വർക്കുകൾ (OTN) പോലുള്ളവ) അല്ലെങ്കിൽ 100G ഇഥർനെറ്റ് (IEEE 802.3bj/bm) ആപ്ലിക്കേഷനുകൾക്ക് അനുയോജ്യമാണ്.

ബന്ധപ്പെട്ട ലിങ്കുകൾ

  • ഇന്റൽ FPGA IP കോറുകളിലേക്കുള്ള ആമുഖം
    • എല്ലാ ഇന്റൽ എഫ്പിജിഎ ഐപി കോറുകളെയും കുറിച്ചുള്ള പൊതുവായ വിവരങ്ങൾ നൽകുന്നു, പാരാമീറ്ററൈസേഷൻ, ജനറേറ്റിംഗ്, അപ്‌ഗ്രേഡിംഗ്, ഐപി കോറുകൾ അനുകരിക്കൽ എന്നിവ ഉൾപ്പെടെ.
  • പതിപ്പ്-സ്വതന്ത്ര IP, Qsys സിമുലേഷൻ സ്ക്രിപ്റ്റുകൾ സൃഷ്ടിക്കുന്നു
    • സോഫ്‌റ്റ്‌വെയർ അല്ലെങ്കിൽ ഐപി പതിപ്പ് അപ്‌ഗ്രേഡുകൾക്കായി മാനുവൽ അപ്‌ഡേറ്റുകൾ ആവശ്യമില്ലാത്ത സിമുലേഷൻ സ്‌ക്രിപ്റ്റുകൾ സൃഷ്‌ടിക്കുക.
  • പ്രോജക്റ്റ് മാനേജ്മെന്റ് മികച്ച രീതികൾ
    • നിങ്ങളുടെ പ്രോജക്റ്റിന്റെയും ഐപിയുടെയും കാര്യക്ഷമമായ മാനേജ്മെന്റിനും പോർട്ടബിലിറ്റിക്കുമുള്ള മാർഗ്ഗനിർദ്ദേശങ്ങൾ files.
  • റീഡ്-സോളമൻ II IP കോർ ഉപയോക്തൃ ഗൈഡ്
    • റീഡ്-സോളമൻ II IP കോർ കുറഞ്ഞ ത്രൂപുട്ട് ആപ്ലിക്കേഷനുകൾക്ക് ഉയർന്ന പാരാമീറ്ററൈസബിൾ ആണ്.

ഹൈ-സ്പീഡ് റീഡ്-സോളമൻ ഐപി കോർ സവിശേഷതകൾ

  • പിശക് കണ്ടെത്തുന്നതിനും തിരുത്തുന്നതിനുമായി 100 Gbps എൻകോഡർ അല്ലെങ്കിൽ ഡീകോഡറിൽ കൂടുതലുള്ള ഉയർന്ന പ്രകടനം:
    • പൂർണ്ണമായും പാരാമീറ്റർ ചെയ്യാവുന്നത്:
    • ഓരോ ചിഹ്നത്തിനും ബിറ്റുകളുടെ എണ്ണം
    • ഓരോ കോഡ്‌വേഡിനും ചിഹ്നങ്ങളുടെ എണ്ണം
    • ഓരോ കോഡ്‌വേഡിനും ചെക്ക് ചിഹ്നങ്ങളുടെ എണ്ണം
    • ഫീൽഡ് ബഹുപദം
  • ഡീകോഡറുകൾക്കുള്ള മൾട്ടിചാനലുകളും ബാക്ക്പ്രഷറും
  • 100 Gbps ഇഥർനെറ്റ് (GbE), 2 x 50 GbE, 4 x 25 GbE എന്നിവ പിന്തുണയ്ക്കുന്ന ഫ്രാക്ചറബിൾ ഡീകോഡർ
  • Avalon® Streaming (Avalon-ST) ഇന്റർഫേസുകൾ
  • ഐപി കോർ പരിശോധിക്കുന്നതിനുള്ള ടെസ്റ്റ് ബെഞ്ചുകൾ
  • ഇന്റൽ-പിന്തുണയുള്ള വിഎച്ച്ഡിഎൽ, വെരിലോഗ് എച്ച്ഡിഎൽ സിമുലേറ്ററുകളിൽ ഉപയോഗിക്കുന്നതിനുള്ള ഐപി ഫങ്ഷണൽ സിമുലേഷൻ മോഡലുകൾ

© 2016 ഇന്റൽ കോർപ്പറേഷൻ. എല്ലാ അവകാശങ്ങളും നിക്ഷിപ്തം. Intel, Intel ലോഗോ, Altera, Arria, Cyclone, Enpirion, MAX, Megacore, NIOS, Quartus, Stratix വാക്കുകൾ, ലോഗോകൾ എന്നിവ യുഎസിലെയും/അല്ലെങ്കിൽ മറ്റ് രാജ്യങ്ങളിലെയും ഇന്റൽ കോർപ്പറേഷന്റെ വ്യാപാരമുദ്രകളാണ്. മറ്റ് അടയാളങ്ങളും ബ്രാൻഡുകളും മറ്റുള്ളവരുടെ സ്വത്തായി അവകാശപ്പെടാം. ഇന്റലിന്റെ സ്റ്റാൻഡേർഡ് വാറന്റിക്ക് അനുസൃതമായി അതിന്റെ FPGA, അർദ്ധചാലക ഉൽപ്പന്നങ്ങളുടെ പ്രകടനം നിലവിലെ സ്പെസിഫിക്കേഷനുകളിലേക്ക് Intel വാറന്റ് ചെയ്യുന്നു, എന്നാൽ അറിയിപ്പ് കൂടാതെ ഏത് സമയത്തും ഏത് ഉൽപ്പന്നങ്ങളിലും സേവനങ്ങളിലും മാറ്റങ്ങൾ വരുത്താനുള്ള അവകാശം നിക്ഷിപ്തമാണ്. Intel രേഖാമൂലം സമ്മതിച്ചിട്ടുള്ളതല്ലാതെ ഇവിടെ വിവരിച്ചിരിക്കുന്ന ഏതെങ്കിലും വിവരങ്ങളുടെയോ ഉൽപ്പന്നത്തിന്റെയോ സേവനത്തിന്റെയോ ആപ്ലിക്കേഷനിൽ നിന്നോ ഉപയോഗത്തിൽ നിന്നോ ഉണ്ടാകുന്ന ഉത്തരവാദിത്തമോ ബാധ്യതയോ Intel ഏറ്റെടുക്കുന്നില്ല. പ്രസിദ്ധീകരിച്ച ഏതെങ്കിലും വിവരങ്ങളെ ആശ്രയിക്കുന്നതിന് മുമ്പും ഉൽപ്പന്നങ്ങൾക്കോ ​​സേവനങ്ങൾക്കോ ​​​​ഓർഡറുകൾ നൽകുന്നതിനുമുമ്പ് ഉപകരണ സവിശേഷതകളുടെ ഏറ്റവും പുതിയ പതിപ്പ് നേടുന്നതിന് ഇന്റൽ ഉപഭോക്താക്കൾക്ക് നിർദ്ദേശിക്കുന്നു.

DSP IP കോർ ഉപകരണ കുടുംബ പിന്തുണ

Intel FPGA IP കോറുകൾക്കായി Intel ഇനിപ്പറയുന്ന ഉപകരണ പിന്തുണ ലെവലുകൾ വാഗ്ദാനം ചെയ്യുന്നു:

  • മുൻകൂർ പിന്തുണ-ഈ ഉപകരണ കുടുംബത്തിന് സിമുലേഷനും സമാഹരണത്തിനും ഐപി കോർ ലഭ്യമാണ്. FPGA പ്രോഗ്രാമിംഗ് file (.pof) ക്വാർട്ടസ് പ്രൈം പ്രോ സ്ട്രാറ്റിക്സ് 10 പതിപ്പ് ബീറ്റ സോഫ്‌റ്റ്‌വെയറിന് പിന്തുണ ലഭ്യമല്ല, അതിനാൽ ഐപി ടൈമിംഗ് ക്ലോഷർ ഉറപ്പ് നൽകാനാവില്ല. ലേഔട്ടിനു ശേഷമുള്ള ആദ്യകാല വിവരങ്ങളെ അടിസ്ഥാനമാക്കിയുള്ള കാലതാമസത്തിന്റെ പ്രാരംഭ എഞ്ചിനീയറിംഗ് എസ്റ്റിമേറ്റ് ടൈമിംഗ് മോഡലുകളിൽ ഉൾപ്പെടുന്നു. സിലിക്കൺ ടെസ്റ്റിംഗ് യഥാർത്ഥ സിലിക്കണും ടൈമിംഗ് മോഡലുകളും തമ്മിലുള്ള പരസ്പര ബന്ധം മെച്ചപ്പെടുത്തുന്നതിനാൽ സമയ മോഡലുകൾ മാറ്റത്തിന് വിധേയമാണ്. സിസ്റ്റം ആർക്കിടെക്ചർ, റിസോഴ്സ് വിനിയോഗ പഠനങ്ങൾ, സിമുലേഷൻ, പിൻഔട്ട്, സിസ്റ്റം ലേറ്റൻസി അസസ്മെന്റുകൾ, അടിസ്ഥാന സമയ വിലയിരുത്തലുകൾ (പൈപ്പ്ലൈൻ ബജറ്റിംഗ്), I/O ട്രാൻസ്ഫർ സ്ട്രാറ്റജി (ഡാറ്റ-പാത്ത് വീതി, ബർസ്റ്റ് ഡെപ്ത്, I/O സ്റ്റാൻഡേർഡ് ട്രേഡ്ഓഫുകൾ എന്നിവയ്ക്കായി നിങ്ങൾക്ക് ഈ IP കോർ ഉപയോഗിക്കാം. ).
  • പ്രാഥമിക പിന്തുണ-ഈ ഉപകരണ കുടുംബത്തിനായുള്ള പ്രാഥമിക സമയ മോഡലുകൾ ഉപയോഗിച്ച് ഇന്റൽ IP കോർ പരിശോധിക്കുന്നു. IP കോർ എല്ലാ പ്രവർത്തനപരമായ ആവശ്യകതകളും നിറവേറ്റുന്നു, പക്ഷേ ഇപ്പോഴും ഉപകരണ കുടുംബത്തിനായുള്ള സമയ വിശകലനത്തിന് വിധേയമായേക്കാം. പ്രൊഡക്ഷൻ ഡിസൈനുകളിൽ നിങ്ങൾക്ക് ഇത് ജാഗ്രതയോടെ ഉപയോഗിക്കാം.
  • അന്തിമ പിന്തുണ-ഈ ഉപകരണ കുടുംബത്തിനായുള്ള അന്തിമ സമയ മോഡലുകൾ ഉപയോഗിച്ച് IP കോർ ഇന്റൽവെരിഫൈ ചെയ്യുന്നു. ഉപകരണ കുടുംബത്തിനായുള്ള എല്ലാ പ്രവർത്തനപരവും സമയ ആവശ്യകതകളും IP കോർ നിറവേറ്റുന്നു. പ്രൊഡക്ഷൻ ഡിസൈനുകളിൽ നിങ്ങൾക്ക് ഇത് ഉപയോഗിക്കാം.

DSP IP കോർ ഉപകരണ കുടുംബ പിന്തുണ

ഉപകരണ കുടുംബം പിന്തുണ
Arria® II GX ഫൈനൽ
Arria II GZ ഫൈനൽ
ആര്യ വി ഫൈനൽ
അരിയ 10 ഫൈനൽ
ചുഴലിക്കാറ്റ്® IV ഫൈനൽ
ചുഴലിക്കാറ്റ് വി ഫൈനൽ
MAX® 10 FPGA ഫൈനൽ
സ്ട്രാറ്റിക്സ്® IV ജിടി ഫൈനൽ
സ്ട്രാറ്റിക്സ് IV GX/E ഫൈനൽ
സ്ട്രാറ്റിക്സ് വി ഫൈനൽ
സ്ട്രാറ്റിക്സ് 10 അഡ്വാൻസ്
മറ്റ് ഉപകരണ കുടുംബങ്ങൾ പിന്തുണയില്ല

DSP IP കോർ പരിശോധന

ഒരു ഐപി കോറിന്റെ ഒരു പതിപ്പ് പുറത്തിറക്കുന്നതിന് മുമ്പ്, അതിന്റെ ഗുണനിലവാരവും കൃത്യതയും പരിശോധിക്കുന്നതിനായി ഇന്റൽ സമഗ്രമായ റിഗ്രഷൻ ടെസ്റ്റുകൾ നടത്തുന്നു. വിവിധ പാരാമീറ്റർ ഓപ്‌ഷനുകൾ ഉപയോഗിക്കുന്നതിന് ഇന്റൽ ഐപി കോറിന്റെ ഇഷ്‌ടാനുസൃത വ്യതിയാനങ്ങൾ സൃഷ്ടിക്കുകയും മാസ്റ്റർ സിമുലേഷൻ മോഡലുകൾക്കെതിരെ പരിശോധിച്ച ഫലങ്ങൾ ഉപയോഗിച്ച് ഫലമായുണ്ടാകുന്ന സിമുലേഷൻ മോഡലുകളെ നന്നായി അനുകരിക്കുകയും ചെയ്യുന്നു.

ഹൈ-സ്പീഡ് റീഡ്-സോളമൻ ഐപി കോർ റിലീസ് വിവരങ്ങൾ

ഐപി കോർ ലൈസൻസ് ചെയ്യുമ്പോൾ റിലീസ് വിവരങ്ങൾ ഉപയോഗിക്കുക.

റിലീസ് വിവരങ്ങൾ

ഇനം വിവരണം
പതിപ്പ് 16.1
റിലീസ് തീയതി നവംബർ 2016
ഓർഡർ കോഡ് IP-RSCODEC-HS (IPR-RSCODEC-HS)
ഉൽപ്പന്ന ഐഡി 00FC (എൻകോഡറും ഡീകോഡറും) ???? (പൊട്ടാവുന്ന എൻകോഡറും ഡീകോഡറും)
വെണ്ടർ ഐഡി 6AF7

ക്വാർട്ടസ് പ്രൈം സോഫ്‌റ്റ്‌വെയറിന്റെ നിലവിലെ പതിപ്പ് ഓരോ ഐപി കോറിന്റെയും മുൻ പതിപ്പ് സമാഹരിക്കുന്നുവെന്ന് ഇന്റൽ സ്ഥിരീകരിക്കുന്നു. ക്വാർട്ടസ് പ്രൈം സോഫ്‌റ്റ്‌വെയർ മുൻ പതിപ്പിനേക്കാൾ പഴയ ഐപി കോർ പതിപ്പുകൾ സമാഹരിക്കുന്നുവെന്ന് ഇന്റൽ സ്ഥിരീകരിക്കുന്നില്ല. Intel FPGA IP റിലീസ് കുറിപ്പുകൾ ഏതെങ്കിലും ഒഴിവാക്കലുകൾ പട്ടികപ്പെടുത്തുന്നു.

ബന്ധപ്പെട്ട ലിങ്കുകൾ

  • ഇന്റൽ FPGA IP റിലീസ് കുറിപ്പുകൾ
  • നോളജ് ബേസിൽ റീഡ്-സോളമൻ ഐപി കോറിനുള്ള തെറ്റ്

ഹൈ-സ്പീഡ് റീഡ്-സോളമൻ ഐപി കോർ പെർഫോമൻസും റിസോഴ്സ് യൂട്ടിലൈസേഷനും

ഡീകോഡർ
Arria 10 ഉപകരണങ്ങളുടെ പ്രകടനവും വിഭവ ഉപയോഗവും
RS(n,k) നായുള്ള Arria 10 (10AX115R4F40I3SG) ഉപകരണങ്ങൾക്കൊപ്പം ക്വാർട്ടസ് പ്രൈം സോഫ്‌റ്റ്‌വെയർ ഉപയോഗിച്ചുള്ള സാധാരണ പ്രതീക്ഷിക്കുന്ന പ്രകടനം, ഇവിടെ n എന്നത് കോഡ്‌വേഡ് ദൈർഘ്യവും k എന്നത് വിവര ചിഹ്നങ്ങളുടെ എണ്ണവുമാണ്. നിങ്ങൾ ട്രൂ-ഡ്യുവൽ പോർട്ട് റോം ഓണാക്കുമ്പോൾ ബ്രാക്കറ്റിലെ M20K നമ്പറുകൾ M20K ഉപയോഗത്തെ സൂചിപ്പിക്കുന്നു.

പരാമീറ്ററുകൾ അല്മ് മെമ്മറി M20K fMAX (MHz)
ആർഎസ് കോഡ് സമാന്തരത്വം (P) ലേറ്റൻസി ROM നെ അനുകൂലിക്കുക
(255,239) 15 91 0 5092 3 351
1 4545 20 (12) 335
132 0 5160 3 444
1 4583 20 (12) 439
(528,514) 32 87 0 15,127 8 412
1 8,418 44 (25) 361
115 0 15,053 8 429
1 8,467 44 (25) 431
(528,514) 16 99 0 8282 4 377
1 4665 21 (13) 374
127 0 8225 4 429
1 4712 21 (13) 448
തുടർന്നു…
പരാമീറ്ററുകൾ അല്മ് മെമ്മറി M20K fMAX (MHz)
ആർഎസ് കോഡ് സമാന്തരത്വം (P) ലേറ്റൻസി ROM നെ അനുകൂലിക്കുക
(528,514) 8 132 0 5192 2 352
1 3313 11 (4) 375
160 0 5174 2 473
1 3273 11 (4) 461
(544,514) 136 134 0 96,606 34 321
1 70257 185 (110) 317
194 0 95,982 34 340
1 70527 185 (110) 330
(544,514) 34 151 0 28335 9 345
1 21058 45 (28) 330
211 0 28044 9 394
1 21018 45 (28) 380

Arria 10 ഉപകരണങ്ങളുടെ പ്രകടനവും വിഭവ വിനിയോഗവും (ഫ്രാക്ചറബിൾ IP കോർ)

RS(n,k) നായുള്ള Arria 10 (10AX115R4F40I3SG), (10AX115R2F40I1SG) ഉപകരണങ്ങൾക്കൊപ്പം ക്വാർട്ടസ് പ്രൈം സോഫ്‌റ്റ്‌വെയർ ഉപയോഗിക്കുന്ന സാധാരണ പ്രതീക്ഷിക്കുന്ന പ്രകടനം, ഇവിടെ n എന്നത് കോഡ്‌വേഡ് ദൈർഘ്യവും k എന്നത് വിവര ചിഹ്നങ്ങളുടെ എണ്ണവുമാണ്.

പരാമീറ്ററുകൾ അല്മ് മെമ്മറി M20K fMAX (MHz)
ആർഎസ് കോഡ് ലേറ്റൻസി I1 I3
(528,514) 112 10,834 24 401 336
128 10,910 24 460 384
164 10,812 25 440 363
196 11,029 25 451 396

സ്ട്രാറ്റിക്സ് V ഉപകരണങ്ങളുടെ പ്രകടനവും വിഭവ ഉപയോഗവും
RS(n,k) എന്നതിനായുള്ള സ്ട്രാറ്റിക്സ് V (5SGXEA7H3F35C3) ഉപകരണങ്ങളുള്ള ക്വാർട്ടസ് പ്രൈം സോഫ്‌റ്റ്‌വെയർ ഉപയോഗിച്ചുള്ള സാധാരണ പ്രതീക്ഷിക്കുന്ന പ്രകടനം, ഇവിടെ n എന്നത് കോഡ്‌വേഡ് ദൈർഘ്യവും k എന്നത് വിവര ചിഹ്നങ്ങളുടെ എണ്ണവുമാണ്.. നിങ്ങൾ ഓണാക്കുമ്പോൾ M20K സംഖ്യകൾ ബ്രാക്കറ്റിലെ M20K സംഖ്യകൾ സൂചിപ്പിക്കുന്നു. ട്രൂ-ഡ്യുവൽ പോർട്ട് റോം.

പരാമീറ്ററുകൾ അല്മ് മെമ്മറി M20K fMAX (MHz)
ആർഎസ് കോഡ് സമാന്തരത്വം (P) ലേറ്റൻസി ROM നെ അനുകൂലിക്കുക
(255,239) 15 91 0 4894 3 351
1 4426 20 335
123 0 5077 3 444
1 4354 20 439
(528,514) 32 87 0 14,948 8 390
1 8,418 44 (25) 361
115 0 14,916 8 437
തുടർന്നു…
പരാമീറ്ററുകൾ അല്മ് മെമ്മറി M20K fMAX (MHz)
ആർഎസ് കോഡ് സമാന്തരത്വം (P) ലേറ്റൻസി ROM നെ അനുകൂലിക്കുക
      1 7,735 44 (25) 394
(528,514) 16 99 0 8126 4 377
1 4493 21 (13) 374
127 0 8060 4 429
1 4523 21 (13) 448
(528,514) 8 132 0 5174 2 352
1 3303 11 (4) 375
160 0 5191 2 473
1 3244 11 (4) 461
(544,514) 32 146 0 27090 8 286
1 19801 44 280
206 0 26724 8 365
1 19463 44 357

എൻകോഡർ
Arria 10 ഉപകരണങ്ങളുടെ പ്രകടനവും വിഭവ ഉപയോഗവും
Arria 10 (10AX115R4F40I3SG) ഉപകരണങ്ങൾക്കൊപ്പം ക്വാർട്ടസ് പ്രൈം സോഫ്‌റ്റ്‌വെയർ ഉപയോഗിച്ചുള്ള സാധാരണ പ്രതീക്ഷിക്കുന്ന പ്രകടനം.

പരാമീറ്ററുകൾ അല്മ് fMAX (MHz)
ആർഎസ് കോഡ് സമാന്തരത്വം (P)
(255,239) 15 1,500 541
(528,514) 132 12,346 327
33 4,003 430
16 2,666 484
8 2,104 498
(544,514) 136 25,750 309
32 9,824 381

സ്ട്രാറ്റിക്സ് V ഉപകരണങ്ങളുടെ പ്രകടനവും വിഭവ ഉപയോഗവും
സ്ട്രാറ്റിക്സ് V (5SGXEA7H3F35C3) ഉപകരണങ്ങളുള്ള ക്വാർട്ടസ് പ്രൈം സോഫ്റ്റ്‌വെയർ ഉപയോഗിച്ചുള്ള സാധാരണ പ്രതീക്ഷിക്കുന്ന പ്രകടനം.

പരാമീറ്ററുകൾ അല്മ് fMAX (MHz)
ആർഎസ് കോഡ് സമാന്തരത്വം (P)
(255,239) 15 2,095 546
(528,514) 132 11677 307
33 3917 416
16 2633 473
തുടർന്നു…
പരാമീറ്ററുകൾ അല്മ് fMAX (MHz)
ആർഎസ് കോഡ് സമാന്തരത്വം (P)
  8 2004 462
(544,514) 136 23819 306
32 9343 369

ഹൈ-സ്പീഡ് റീഡ്-സോളമൻ ഐപി കോർ ആരംഭിക്കുന്നു

ഐപി കോറുകൾ ഇൻസ്റ്റാൾ ചെയ്യുകയും ലൈസൻസ് നൽകുകയും ചെയ്യുന്നു
Quartus® Prime സോഫ്റ്റ്‌വെയർ ഇൻസ്റ്റാളേഷനിൽ Intel FPGA IP ലൈബ്രറി ഉൾപ്പെടുന്നു. ഒരു അധിക ലൈസൻസിന്റെ ആവശ്യമില്ലാതെ തന്നെ ഈ ലൈബ്രറി നിങ്ങളുടെ പ്രൊഡക്ഷൻ ഉപയോഗത്തിന് ഉപയോഗപ്രദമായ IP കോർ ഫംഗ്ഷനുകൾ നൽകുന്നു. ലൈബ്രറിയിലെ ചില MegaCore® IP ഫംഗ്‌ഷനുകൾക്ക് ഉൽപ്പാദന ഉപയോഗത്തിനായി നിങ്ങൾ ഒരു പ്രത്യേക ലൈസൻസ് വാങ്ങേണ്ടതുണ്ട്. ക്വാർട്ടസ് പ്രൈം സോഫ്‌റ്റ്‌വെയറിലെ സിമുലേഷനിലും സമാഹരണത്തിലും ഏതെങ്കിലും ഇന്റൽ എഫ്‌പിജിഎ ഐപി കോറിന്റെ മൂല്യനിർണ്ണയം ഓപ്പൺകോർ ® സവിശേഷത അനുവദിക്കുന്നു. പ്രവർത്തനക്ഷമതയിലും പ്രകടനത്തിലും തൃപ്തിയുണ്ടെങ്കിൽ, ഏതെങ്കിലും Intel FPGA ഉൽപ്പന്നത്തിന് ലൈസൻസ് നമ്പർ ലഭിക്കുന്നതിന് സെൽഫ് സർവീസ് ലൈസൻസിംഗ് സെന്റർ സന്ദർശിക്കുക.
ക്വാർട്ടസ് പ്രൈം സോഫ്‌റ്റ്‌വെയർ ഡിഫോൾട്ടായി ഇനിപ്പറയുന്ന സ്ഥലങ്ങളിൽ ഐപി കോറുകൾ ഇൻസ്റ്റാൾ ചെയ്യുന്നു:

IP കോർ ഇൻസ്റ്റലേഷൻ പാതintel-UG-01166-Altera-High-speed-Reed-Solomon-IP-Core-7

IP കോർ ഇൻസ്റ്റലേഷൻ സ്ഥാനങ്ങൾ

സ്ഥാനം സോഫ്റ്റ്വെയർ പ്ലാറ്റ്ഫോം
:\intelFPGA_pro\quartus\ip\altera ക്വാർട്ടസ് പ്രൈം പ്രോ പതിപ്പ് വിൻഡോസ്
:\intelFPGA\quartus\ip\altera ക്വാർട്ടസ് പ്രൈം സ്റ്റാൻഡേർഡ് എഡിഷൻ വിൻഡോസ്
:/intelFPGA_pro/quartus/ip/altera ക്വാർട്ടസ് പ്രൈം പ്രോ പതിപ്പ് ലിനക്സ്
:/intelFPGA/quartus/ip/altera ക്വാർട്ടസ് പ്രൈം സ്റ്റാൻഡേർഡ് എഡിഷൻ ലിനക്സ്

ഓപ്പൺകോർ പ്ലസ് ഐപി മൂല്യനിർണ്ണയം

സൗജന്യ ഓപ്പൺകോർ പ്ലസ് ഫീച്ചർ, വാങ്ങുന്നതിന് മുമ്പ് സിമുലേഷനിലും ഹാർഡ്‌വെയറിലും ലൈസൻസുള്ള മെഗാകോർ ഐപി കോറുകൾ വിലയിരുത്താൻ നിങ്ങളെ അനുവദിക്കുന്നു. നിങ്ങളുടെ ഡിസൈൻ പ്രൊഡക്ഷനിലേക്ക് കൊണ്ടുപോകാൻ നിങ്ങൾ തീരുമാനിക്കുകയാണെങ്കിൽ MegaCore IP കോറുകൾക്കായി ഒരു ലൈസൻസ് വാങ്ങുക. OpenCore Plus ഇനിപ്പറയുന്ന മൂല്യനിർണ്ണയങ്ങളെ പിന്തുണയ്ക്കുന്നു:

  • നിങ്ങളുടെ സിസ്റ്റത്തിൽ ലൈസൻസുള്ള ഒരു IP കോറിന്റെ സ്വഭാവം അനുകരിക്കുക.
  • IP കോറിന്റെ പ്രവർത്തനക്ഷമത, വലിപ്പം, വേഗത എന്നിവ വേഗത്തിലും എളുപ്പത്തിലും പരിശോധിക്കുക.
  • സമയ-പരിമിത ഉപകരണ പ്രോഗ്രാമിംഗ് സൃഷ്ടിക്കുക fileഐപി കോറുകൾ ഉൾപ്പെടുന്ന ഡിസൈനുകൾക്കുള്ള എസ്.
  • നിങ്ങളുടെ ഐപി കോർ ഉപയോഗിച്ച് ഒരു ഉപകരണം പ്രോഗ്രാം ചെയ്യുകയും ഹാർഡ്‌വെയറിൽ നിങ്ങളുടെ ഡിസൈൻ പരിശോധിക്കുകയും ചെയ്യുക.

OpenCore പ്ലസ് മൂല്യനിർണ്ണയം ഇനിപ്പറയുന്ന രണ്ട് പ്രവർത്തന രീതികളെ പിന്തുണയ്ക്കുന്നു:

© 2016 ഇന്റൽ കോർപ്പറേഷൻ. എല്ലാ അവകാശങ്ങളും നിക്ഷിപ്തം. Intel, Intel ലോഗോ, Altera, Arria, Cyclone, Enpirion, MAX, Megacore, NIOS, Quartus, Stratix വാക്കുകൾ, ലോഗോകൾ എന്നിവ യുഎസിലെയും/അല്ലെങ്കിൽ മറ്റ് രാജ്യങ്ങളിലെയും ഇന്റൽ കോർപ്പറേഷന്റെ വ്യാപാരമുദ്രകളാണ്. മറ്റ് അടയാളങ്ങളും ബ്രാൻഡുകളും മറ്റുള്ളവരുടെ സ്വത്തായി അവകാശപ്പെടാം. ഇന്റലിന്റെ സ്റ്റാൻഡേർഡ് വാറന്റിക്ക് അനുസൃതമായി അതിന്റെ FPGA, അർദ്ധചാലക ഉൽപ്പന്നങ്ങളുടെ പ്രകടനം നിലവിലെ സ്പെസിഫിക്കേഷനുകളിലേക്ക് Intel വാറന്റ് ചെയ്യുന്നു, എന്നാൽ അറിയിപ്പ് കൂടാതെ ഏത് സമയത്തും ഏത് ഉൽപ്പന്നങ്ങളിലും സേവനങ്ങളിലും മാറ്റങ്ങൾ വരുത്താനുള്ള അവകാശം നിക്ഷിപ്തമാണ്. Intel രേഖാമൂലം സമ്മതിച്ചിട്ടുള്ളതല്ലാതെ ഇവിടെ വിവരിച്ചിരിക്കുന്ന ഏതെങ്കിലും വിവരങ്ങളുടെയോ ഉൽപ്പന്നത്തിന്റെയോ സേവനത്തിന്റെയോ ആപ്ലിക്കേഷനിൽ നിന്നോ ഉപയോഗത്തിൽ നിന്നോ ഉണ്ടാകുന്ന ഉത്തരവാദിത്തമോ ബാധ്യതയോ Intel ഏറ്റെടുക്കുന്നില്ല. പ്രസിദ്ധീകരിച്ച ഏതെങ്കിലും വിവരങ്ങളെ ആശ്രയിക്കുന്നതിന് മുമ്പും ഉൽപ്പന്നങ്ങൾക്കോ ​​സേവനങ്ങൾക്കോ ​​​​ഓർഡറുകൾ നൽകുന്നതിനുമുമ്പ് ഉപകരണ സവിശേഷതകളുടെ ഏറ്റവും പുതിയ പതിപ്പ് നേടുന്നതിന് ഇന്റൽ ഉപഭോക്താക്കൾക്ക് നിർദ്ദേശിക്കുന്നു.

  • Untethered—ഒരു പരിമിത സമയത്തേക്ക് ലൈസൻസുള്ള IP അടങ്ങിയ ഡിസൈൻ പ്രവർത്തിപ്പിക്കുക.
  • ടെതർഡ് - ലൈസൻസുള്ള ഐപി അടങ്ങിയ ഡിസൈൻ കൂടുതൽ സമയത്തേക്കോ അനിശ്ചിത കാലത്തേക്കോ പ്രവർത്തിപ്പിക്കുക. ഈ പ്രവർത്തനത്തിന് നിങ്ങളുടെ ബോർഡും ഹോസ്റ്റ് കമ്പ്യൂട്ടറും തമ്മിലുള്ള ഒരു കണക്ഷൻ ആവശ്യമാണ്.

ഡിസൈനിലെ ഏതെങ്കിലും ഐപി കോർ കാലഹരണപ്പെടുമ്പോൾ, OpenCore Plus ഉപയോഗിക്കുന്ന എല്ലാ IP കോറുകളും ഒരേസമയം അവസാനിക്കുന്നു.

ബന്ധപ്പെട്ട ലിങ്കുകൾ

  • ക്വാർട്ടസ് പ്രൈം ലൈസൻസിംഗ് സൈറ്റ്
  • ക്വാർട്ടസ് പ്രൈം ഇൻസ്റ്റാളേഷനും ലൈസൻസിംഗും

ഹൈ-സ്പീഡ് റീഡ്-സോളമൻ ഐപി കോർ ഓപ്പൺകോർ പ്ലസ് ടൈംഔട്ട് ബിഹേവിയർ

ഏറ്റവും നിയന്ത്രിത മൂല്യനിർണ്ണയ സമയം എത്തുമ്പോൾ ഒരു ഉപകരണത്തിലെ എല്ലാ IP കോറുകളും ഒരേസമയം അവസാനിക്കുന്നു. ഒരു ഡിസൈനിന് ഒന്നിൽ കൂടുതൽ ഐപി കോർ ഉണ്ടെങ്കിൽ, മറ്റ് ഐപി കോറുകളുടെ ടൈം-ഔട്ട് സ്വഭാവം ഒരു നിർദ്ദിഷ്‌ട ഐപി കോറിന്റെ ടൈം-ഔട്ട് സ്വഭാവത്തെ മറയ്ക്കാം. ഏറ്റവും നിയന്ത്രിത മൂല്യനിർണ്ണയ സമയം എത്തുമ്പോൾ ഒരു ഉപകരണത്തിലെ എല്ലാ IP കോറുകളും ഒരേസമയം അവസാനിക്കുന്നു. ഒരു ഡിസൈനിൽ ഒന്നിൽ കൂടുതൽ ഐപി കോർ ഉണ്ടെങ്കിൽ, ഒരു പ്രത്യേക ഐപി കോറിന്റെ ടൈം ഔട്ട് സ്വഭാവം മറ്റ് ഐപി കോറുകളുടെ ടൈം-ഔട്ട് സ്വഭാവത്താൽ മറയ്ക്കപ്പെട്ടേക്കാം. IP കോറുകൾക്ക്, കെട്ടാത്ത സമയപരിധി 1 മണിക്കൂറാണ്; ടെതർഡ് ടൈം-ഔട്ട് മൂല്യം അനിശ്ചിതമാണ്. ഹാർഡ്‌വെയർ മൂല്യനിർണ്ണയ സമയം അവസാനിച്ചതിന് ശേഷം നിങ്ങളുടെ ഡിസൈൻ പ്രവർത്തിക്കുന്നത് നിർത്തുന്നു. ക്വാർട്ടസ് പ്രൈം സോഫ്റ്റ്‌വെയർ ഓപ്പൺകോർ പ്ലസ് ഉപയോഗിക്കുന്നു FileOpenCore Plus മൂല്യനിർണ്ണയ പ്രോഗ്രാമിന്റെ നിങ്ങളുടെ ഉപയോഗം തിരിച്ചറിയാൻ നിങ്ങളുടെ പ്രോജക്റ്റ് ഡയറക്ടറിയിൽ s (.ocp). നിങ്ങൾ ഫീച്ചർ സജീവമാക്കിയ ശേഷം, ഇവ ഇല്ലാതാക്കരുത് files.. മൂല്യനിർണ്ണയ സമയം അവസാനിക്കുമ്പോൾ, out_data കുറയുന്നു .

ബന്ധപ്പെട്ട ലിങ്കുകൾ
AN 320: മെഗാഫങ്ഷനുകളുടെ ഓപ്പൺകോർ പ്ലസ് വിലയിരുത്തൽ

കാറ്റലോഗും പാരാമീറ്റർ എഡിറ്ററും

IP കാറ്റലോഗ് നിങ്ങളുടെ പ്രോജക്റ്റിനായി ലഭ്യമായ IP കോറുകൾ പ്രദർശിപ്പിക്കുന്നു. ഒരു IP കോർ കണ്ടെത്താനും ഇഷ്ടാനുസൃതമാക്കാനും IP കാറ്റലോഗിന്റെ ഇനിപ്പറയുന്ന സവിശേഷതകൾ ഉപയോഗിക്കുക:

  • സജീവ ഉപകരണ കുടുംബത്തിന് IP കാണിക്കുന്നതിന് IP കാറ്റലോഗ് ഫിൽട്ടർ ചെയ്യുക അല്ലെങ്കിൽ എല്ലാ ഉപകരണ കുടുംബങ്ങൾക്കും IP കാണിക്കുക. നിങ്ങൾക്ക് പ്രോജക്റ്റ് തുറന്നിട്ടില്ലെങ്കിൽ, IP കാറ്റലോഗിലെ ഉപകരണ കുടുംബം തിരഞ്ഞെടുക്കുക.
  • ഐപി കാറ്റലോഗിൽ ഏതെങ്കിലും പൂർണ്ണമോ ഭാഗികമോ ആയ ഐപി കോർ നെയിം കണ്ടെത്താൻ തിരയൽ ഫീൽഡിൽ ടൈപ്പ് ചെയ്യുക.
  • പിന്തുണയ്‌ക്കുന്ന ഉപകരണങ്ങളെക്കുറിച്ചുള്ള വിശദാംശങ്ങൾ പ്രദർശിപ്പിക്കുന്നതിനും IP കോറിന്റെ ഇൻസ്റ്റാളേഷൻ ഫോൾഡർ തുറക്കുന്നതിനും IP ഡോക്യുമെന്റേഷനിലേക്കുള്ള ലിങ്കുകൾക്കുമായി IP കാറ്റലോഗിലെ ഒരു IP കോർ നാമത്തിൽ വലത്-ക്ലിക്ക് ചെയ്യുക.
  • ക്ലിക്ക് ചെയ്യുക ഇതിനായി തിരയുക പങ്കാളി ഐപി വിവരങ്ങൾ ആക്‌സസ് ചെയ്യുന്നതിനുള്ള പങ്കാളി ഐപി web.

ഒരു ഐപി വേരിയേഷൻ പേര്, ഓപ്ഷണൽ പോർട്ടുകൾ, ഔട്ട്പുട്ട് എന്നിവ വ്യക്തമാക്കാൻ പാരാമീറ്റർ എഡിറ്റർ നിങ്ങളോട് ആവശ്യപ്പെടുന്നു. file ജനറേഷൻ ഓപ്ഷനുകൾ. പാരാമീറ്റർ എഡിറ്റർ ഒരു ഉയർന്ന തലത്തിലുള്ള ക്വാർട്ടസ് പ്രൈം ഐപി സൃഷ്ടിക്കുന്നു file (.ip) ക്വാർട്ടസ് പ്രൈം പ്രോ എഡിഷൻ പ്രോജക്റ്റുകളിലെ ഐപി വ്യതിയാനത്തിന്. പാരാമീറ്റർ എഡിറ്റർ ഒരു ഉയർന്ന തലത്തിലുള്ള ക്വാർട്ടസ് ഐപി സൃഷ്ടിക്കുന്നു file (.qip) ക്വാർട്ടസ് പ്രൈം സ്റ്റാൻഡേർഡ് എഡിഷൻ പ്രോജക്റ്റുകളിലെ ഒരു IP വ്യതിയാനത്തിന്. ഇവ fileപ്രോജക്റ്റിലെ IP വ്യതിയാനത്തെ പ്രതിനിധീകരിക്കുന്നു, കൂടാതെ പാരാമീറ്ററൈസേഷൻ വിവരങ്ങൾ സംഭരിക്കുകയും ചെയ്യുന്നു.

IP പാരാമീറ്റർ എഡിറ്റർ (ക്വാർട്ടസ് പ്രൈം പ്രോ പതിപ്പ്)intel-UG-01166-Altera-High-speed-Reed-Solomon-IP-Core-1

IP പാരാമീറ്റർ എഡിറ്റർ (ക്വാർട്ടസ് പ്രൈം സ്റ്റാൻഡേർഡ് എഡിഷൻ)intel-UG-01166-Altera-High-speed-Reed-Solomon-IP-Core-2

ഐപി കോറുകൾ സൃഷ്ടിക്കുന്നു (ക്വാർട്ടസ് പ്രൈം പ്രോ പതിപ്പ്)

പാരാമീറ്റർ എഡിറ്ററിൽ ഒരു ഇഷ്‌ടാനുസൃത ഐപി വേരിയേഷൻ കോൺഫിഗർ ചെയ്യുക. പാരാമീറ്റർ എഡിറ്റർ സമാരംഭിക്കുന്നതിന് IP കാറ്റലോഗിലെ ഏതെങ്കിലും ഘടകത്തിൽ ഡബിൾ ക്ലിക്ക് ചെയ്യുക. തിരഞ്ഞെടുത്ത IP കോറിന്റെ ഇഷ്‌ടാനുസൃത വ്യതിയാനം നിർവ്വചിക്കാൻ പാരാമീറ്റർ എഡിറ്റർ നിങ്ങളെ അനുവദിക്കുന്നു. പാരാമീറ്റർ എഡിറ്റർ IP വ്യതിയാനം സൃഷ്ടിക്കുകയും അനുബന്ധമായ .ip ചേർക്കുകയും ചെയ്യുന്നു file നിങ്ങളുടെ പ്രോജക്റ്റിലേക്ക് സ്വയമേവ.

IP പാരാമീറ്റർ എഡിറ്റർ (ക്വാർട്ടസ് പ്രൈം പ്രോ പതിപ്പ്)intel-UG-01166-Altera-High-speed-Reed-Solomon-IP-Core-3

പാരാമീറ്റർ എഡിറ്ററിൽ ഒരു IP വ്യതിയാനം കണ്ടെത്തുന്നതിനും തൽക്ഷണം ചെയ്യുന്നതിനും ഇഷ്ടാനുസൃതമാക്കുന്നതിനും ഈ ഘട്ടങ്ങൾ പാലിക്കുക:

  1. ടൂളുകൾ ➤ IP കാറ്റലോഗ് ക്ലിക്ക് ചെയ്യുക. ഉപകരണ പിന്തുണ, ഇൻസ്റ്റാളേഷൻ ലൊക്കേഷൻ, പതിപ്പുകൾ, ഡോക്യുമെന്റേഷനിലേക്കുള്ള ലിങ്കുകൾ എന്നിവയെക്കുറിച്ചുള്ള വിശദാംശങ്ങൾ പ്രദർശിപ്പിക്കുന്നതിന്, IP കാറ്റലോഗിലെ ഏതെങ്കിലും IP ഘടക നാമത്തിൽ വലത് ക്ലിക്ക് ചെയ്യുക.
  2. ഒരു പ്രത്യേക തരം ഘടകം കണ്ടെത്തുന്നതിന്, IP കാറ്റലോഗ് തിരയൽ ബോക്സിൽ ചില അല്ലെങ്കിൽ എല്ലാ ഘടകങ്ങളുടെയും പേര് ടൈപ്പ് ചെയ്യുക. ഉദാample, മെമ്മറി IP ഘടകങ്ങൾ കണ്ടെത്താൻ മെമ്മറി എന്ന് ടൈപ്പ് ചെയ്യുക, അല്ലെങ്കിൽ IP നാമത്തിൽ AXI ഉള്ള IP ഘടകങ്ങൾ കണ്ടെത്തുന്നതിന് axi എന്ന് ടൈപ്പ് ചെയ്യുക. വലത്-ക്ലിക്ക് മെനുവിൽ നിന്ന് IP കാറ്റലോഗ് ഡിസ്പ്ലേയിലേക്ക് ഫിൽട്ടറുകൾ പ്രയോഗിക്കുക.
  3. പാരാമീറ്റർ എഡിറ്റർ സമാരംഭിക്കുന്നതിന്, ഏതെങ്കിലും ഘടകത്തിൽ ഇരട്ട-ക്ലിക്കുചെയ്യുക. നിങ്ങളുടെ ഇഷ്‌ടാനുസൃത IP വ്യതിയാനത്തിനായി ഒരു ഉയർന്ന തലത്തിലുള്ള പേര് വ്യക്തമാക്കുക. പാരാമീറ്റർ എഡിറ്റർ IP വേരിയേഷൻ ക്രമീകരണങ്ങൾ a-ൽ സംരക്ഷിക്കുന്നു file പേരിട്ടു .ip. ശരി ക്ലിക്ക് ചെയ്യുക. ഐപി വേരിയേഷൻ പേരുകളിലോ പാതകളിലോ സ്‌പെയ്‌സുകൾ ഉൾപ്പെടുത്തരുത്.
  4. പാരാമീറ്റർ എഡിറ്ററിൽ പാരാമീറ്റർ മൂല്യങ്ങൾ സജ്ജമാക്കുക view ഘടകത്തിനായുള്ള ബ്ലോക്ക് ഡയഗ്രം. താഴെയുള്ള പാരാമീറ്ററൈസേഷൻ സന്ദേശങ്ങൾ ടാബ് IP പാരാമീറ്ററുകളിൽ എന്തെങ്കിലും പിശകുകൾ കാണിക്കുന്നു:
    • നിങ്ങളുടെ IP കോറിനായി നൽകിയിട്ടുണ്ടെങ്കിൽ ഓപ്ഷണലായി പ്രീസെറ്റ് പാരാമീറ്റർ മൂല്യങ്ങൾ തിരഞ്ഞെടുക്കുക. പ്രത്യേക ആപ്ലിക്കേഷനുകൾക്കുള്ള പ്രാരംഭ പാരാമീറ്റർ മൂല്യങ്ങൾ പ്രീസെറ്റുകൾ വ്യക്തമാക്കുന്നു.
    • ഐപി കോർ ഫംഗ്‌ഷണാലിറ്റി, പോർട്ട് കോൺഫിഗറേഷനുകൾ, ഉപകരണ-നിർദ്ദിഷ്ട സവിശേഷതകൾ എന്നിവ നിർവചിക്കുന്ന പാരാമീറ്ററുകൾ വ്യക്തമാക്കുക.
    • IP കോർ പ്രോസസ്സ് ചെയ്യുന്നതിനുള്ള ഓപ്ഷനുകൾ വ്യക്തമാക്കുക fileമറ്റ് EDA ടൂളുകളിൽ എസ്.
      കുറിപ്പ്: നിർദ്ദിഷ്ട ഐപി കോർ സംബന്ധിച്ച വിവരങ്ങൾക്ക് നിങ്ങളുടെ ഐപി കോർ ഉപയോക്തൃ ഗൈഡ് കാണുക
  5. എച്ച്ഡിഎൽ സൃഷ്ടിക്കുക ക്ലിക്കുചെയ്യുക. ജനറേഷൻ ഡയലോഗ് ബോക്സ് ദൃശ്യമാകുന്നു.
  6. ഔട്ട്പുട്ട് വ്യക്തമാക്കുക file ജനറേഷൻ ഓപ്ഷനുകൾ, തുടർന്ന് സൃഷ്ടിക്കുക ക്ലിക്കുചെയ്യുക. സിന്തസിസ് കൂടാതെ/അല്ലെങ്കിൽ സിമുലേഷൻ fileനിങ്ങളുടെ സ്പെസിഫിക്കേഷനുകൾക്കനുസരിച്ച് സൃഷ്ടിക്കുക.
  7. ഒരു സിമുലേഷൻ ടെസ്റ്റ്ബെഞ്ച് സൃഷ്ടിക്കുന്നതിന്, സൃഷ്ടിക്കുക ➤ ടെസ്റ്റ്ബെഞ്ച് സിസ്റ്റം സൃഷ്ടിക്കുക ക്ലിക്കുചെയ്യുക. ടെസ്റ്റ്ബെഞ്ച് ജനറേഷൻ ഓപ്ഷനുകൾ വ്യക്തമാക്കുക, തുടർന്ന് സൃഷ്ടിക്കുക ക്ലിക്കുചെയ്യുക.
  8. നിങ്ങളുടെ ടെക്‌സ്‌റ്റ് എഡിറ്ററിലേക്ക് പകർത്തി ഒട്ടിക്കാൻ കഴിയുന്ന ഒരു എച്ച്‌ഡിഎൽ തൽക്ഷണ ടെംപ്ലേറ്റ് സൃഷ്‌ടിക്കാൻ, ജനറേറ്റ് ➤ തൽക്ഷണ ടെംപ്ലേറ്റ് കാണിക്കുക ക്ലിക്കുചെയ്യുക.
  9. പൂർത്തിയാക്കുക ക്ലിക്ക് ചെയ്യുക. ചേർക്കാൻ ആവശ്യപ്പെടുകയാണെങ്കിൽ അതെ ക്ലിക്ക് ചെയ്യുക fileനിങ്ങളുടെ പ്രോജക്റ്റിലേക്കുള്ള IP വ്യതിയാനത്തെ പ്രതിനിധീകരിക്കുന്നു.
  10. നിങ്ങളുടെ ഐപി വേരിയേഷൻ ജനറേറ്റ് ചെയ്‌ത് തൽക്ഷണം ചെയ്‌ത ശേഷം, പോർട്ടുകൾ ബന്ധിപ്പിക്കുന്നതിന് ഉചിതമായ പിൻ അസൈൻമെന്റുകൾ നടത്തുക.
    കുറിപ്പ്: ഐപി കോർ പാരാമീറ്ററുകൾ അനുസരിച്ച് ചില ഐപി കോറുകൾ വ്യത്യസ്ത എച്ച്ഡിഎൽ നടപ്പിലാക്കലുകൾ സൃഷ്ടിക്കുന്നു. ഈ ഐപി കോറുകളുടെ അന്തർലീനമായ RTL-ൽ ഐപി കോറിന്റെ വ്യത്യസ്ത വ്യതിയാനങ്ങൾക്കിടയിൽ മൊഡ്യൂൾ നെയിം കൂട്ടിയിടികൾ തടയുന്ന ഒരു അദ്വിതീയ ഹാഷ് കോഡ് അടങ്ങിയിരിക്കുന്നു. ഐപി ജനറേഷൻ സമയത്ത് ഒരേ ഐപി ക്രമീകരണങ്ങളും സോഫ്‌റ്റ്‌വെയർ പതിപ്പും നൽകിയാൽ, ഈ അദ്വിതീയ കോഡ് സ്ഥിരമായി തുടരുന്നു. നിങ്ങൾ IP കോറിന്റെ പാരാമീറ്ററുകൾ എഡിറ്റുചെയ്യുകയോ IP കോർ പതിപ്പ് അപ്‌ഗ്രേഡ് ചെയ്യുകയോ ചെയ്താൽ ഈ അദ്വിതീയ കോഡിന് മാറ്റമുണ്ടാകാം. നിങ്ങളുടെ സിമുലേഷൻ പരിതസ്ഥിതിയിൽ ഈ അദ്വിതീയ കോഡുകളെ ആശ്രയിക്കുന്നത് ഒഴിവാക്കാൻ, ഒരു സംയോജിത സിമുലേറ്റർ സെറ്റപ്പ് Script.core പാരാമീറ്ററുകൾ സൃഷ്ടിക്കുന്നത് കാണുക. ഈ ഐപി കോറുകളുടെ അന്തർലീനമായ RTL-ൽ ഐപി കോറിന്റെ വ്യത്യസ്ത വ്യതിയാനങ്ങൾക്കിടയിൽ മൊഡ്യൂൾ നെയിം കൂട്ടിയിടികൾ തടയുന്ന ഒരു അദ്വിതീയ ഹാഷ് കോഡ് അടങ്ങിയിരിക്കുന്നു. ഐപി ജനറേഷൻ സമയത്ത് ഒരേ ഐപി ക്രമീകരണങ്ങളും സോഫ്‌റ്റ്‌വെയർ പതിപ്പും നൽകിയാൽ, ഈ അദ്വിതീയ കോഡ് സ്ഥിരമായി തുടരുന്നു. നിങ്ങൾ IP കോറിന്റെ പാരാമീറ്ററുകൾ എഡിറ്റുചെയ്യുകയോ IP കോർ പതിപ്പ് അപ്‌ഗ്രേഡ് ചെയ്യുകയോ ചെയ്താൽ ഈ അദ്വിതീയ കോഡിന് മാറ്റമുണ്ടാകാം. നിങ്ങളുടെ സിമുലേഷൻ പരിതസ്ഥിതിയിൽ ഈ അദ്വിതീയ കോഡുകളെ ആശ്രയിക്കുന്നത് ഒഴിവാക്കാൻ, ഒരു സംയോജിത സിമുലേറ്റർ സജ്ജീകരണ സ്ക്രിപ്റ്റ് സൃഷ്ടിക്കുന്നത് കാണുക.

ബന്ധപ്പെട്ട ലിങ്കുകൾ

  • IP ഉപയോക്തൃ ഗൈഡ് ഡോക്യുമെന്റേഷൻ
  • ഇന്റൽ FPGA IP റിലീസ് കുറിപ്പുകൾ

ഐപി കോർ ജനറേഷൻ ഔട്ട്പുട്ട് (ക്വാർട്ടസ് പ്രൈം പ്രോ എഡിഷൻ)

ക്വാർട്ടസ് പ്രൈം സോഫ്‌റ്റ്‌വെയർ ഇനിപ്പറയുന്ന ഔട്ട്‌പുട്ട് സൃഷ്‌ടിക്കുന്നു file ഒരു Qsys സിസ്റ്റത്തിന്റെ ഭാഗമല്ലാത്ത വ്യക്തിഗത IP കോറുകൾക്കുള്ള ഘടന.

വ്യക്തിഗത ഐപി കോർ ജനറേഷൻ ഔട്ട്പുട്ട് (ക്വാർട്ടസ് പ്രൈം പ്രോ എഡിഷൻ)intel-UG-01166-Altera-High-speed-Reed-Solomon-IP-Core-4

Fileഐപി കോറുകൾക്കായി സൃഷ്ടിച്ചതാണ്

File പേര് വിവരണം
<my_ip>.ip ഉയർന്ന തലത്തിലുള്ള IP വ്യതിയാനം file അതിൽ നിങ്ങളുടെ പ്രോജക്റ്റിലെ ഒരു IP കോറിന്റെ പാരാമീറ്ററൈസേഷൻ അടങ്ങിയിരിക്കുന്നു. IP വ്യതിയാനം ഒരു Qsys പ്രോ സിസ്റ്റത്തിന്റെ ഭാഗമാണെങ്കിൽ, പാരാമീറ്റർ എഡിറ്ററും ഒരു .qsys സൃഷ്ടിക്കുന്നു. file.
<my_ip>.cmp VHDL ഘടക പ്രഖ്യാപനം (.cmp) file ഒരു വാചകമാണ് file VHDL ഡിസൈനിൽ നിങ്ങൾ ഉപയോഗിക്കുന്ന പ്രാദേശിക ജനറിക്, പോർട്ട് നിർവചനങ്ങൾ അടങ്ങിയിരിക്കുന്നു files.
<my_ip>_generation.rpt IP അല്ലെങ്കിൽ Qsys ജനറേഷൻ ലോഗ് file. ഐപി ജനറേഷൻ സമയത്തെ സന്ദേശങ്ങളുടെ ഒരു സംഗ്രഹം.
തുടർന്നു…
File പേര് വിവരണം
<my_ip>.qgsimc (Qsys Pro സിസ്റ്റങ്ങൾ മാത്രം) സിമുലേഷൻ കാഷിംഗ് file അത് .qsys, .ip എന്നിവ താരതമ്യം ചെയ്യുന്നു fileQsys പ്രോ സിസ്റ്റത്തിന്റെയും IP കോറിന്റെയും നിലവിലെ പാരാമീറ്ററൈസേഷൻ ഉള്ളതാണ്. Qsys Pro-യ്ക്ക് HDL-ന്റെ പുനരുജ്ജീവനം ഒഴിവാക്കാനാകുമോ എന്ന് ഈ താരതമ്യം നിർണ്ണയിക്കുന്നു.
<my_ip>.qgsynth (Qsys Pro സിസ്റ്റങ്ങൾ മാത്രം) സിന്തസിസ് കാഷിംഗ് file അത് .qsys, .ip എന്നിവ താരതമ്യം ചെയ്യുന്നു fileQsys പ്രോ സിസ്റ്റത്തിന്റെയും IP കോറിന്റെയും നിലവിലെ പാരാമീറ്ററൈസേഷൻ ഉള്ളതാണ്. Qsys Pro-യ്ക്ക് HDL-ന്റെ പുനരുജ്ജീവനം ഒഴിവാക്കാനാകുമോ എന്ന് ഈ താരതമ്യം നിർണ്ണയിക്കുന്നു.
<my_ip>.qip IP ഘടകം സംയോജിപ്പിക്കുന്നതിനും കംപൈൽ ചെയ്യുന്നതിനുമുള്ള എല്ലാ വിവരങ്ങളും അടങ്ങിയിരിക്കുന്നു.
<my_ip>.csv IP ഘടകത്തിന്റെ അപ്‌ഗ്രേഡ് നിലയെക്കുറിച്ചുള്ള വിവരങ്ങൾ അടങ്ങിയിരിക്കുന്നു.
.bsf ബ്ലോക്ക് ഡയഗ്രാമിൽ ഉപയോഗിക്കുന്നതിനുള്ള ഐപി വ്യതിയാനത്തിന്റെ ഒരു പ്രതീക പ്രതിനിധാനം Files (.bdf).
<my_ip>.spd ആവശ്യമായ ഇൻപുട്ട് file പിന്തുണയ്ക്കുന്ന സിമുലേറ്ററുകൾക്കായി സിമുലേഷൻ സ്ക്രിപ്റ്റുകൾ സൃഷ്ടിക്കുന്നതിന് ip-make-simscript-നായി. The .spd file എന്നതിന്റെ ഒരു ലിസ്റ്റ് അടങ്ങിയിരിക്കുന്നു fileനിങ്ങൾ ആരംഭിക്കുന്ന ഓർമ്മകളെ കുറിച്ചുള്ള വിവരങ്ങളോടൊപ്പം സിമുലേഷനായി നിങ്ങൾ സൃഷ്ടിക്കുന്നു.
<my_ip>.ppf പിൻ പ്ലാനർ File (.ppf) പിൻ പ്ലാനറിനൊപ്പം ഉപയോഗിക്കുന്നതിനായി നിങ്ങൾ സൃഷ്ടിക്കുന്ന IP ഘടകങ്ങൾക്കുള്ള പോർട്ട്, നോഡ് അസൈൻമെന്റുകൾ സംഭരിക്കുന്നു.
<my_ip>_bb.v വെരിലോഗ് ബ്ലാക്ക്ബോക്സ് ഉപയോഗിക്കുക (_bb.v) file ബ്ലാക്ക്‌ബോക്‌സ് ആയി ഉപയോഗിക്കുന്നതിനുള്ള ഒരു ശൂന്യമായ മൊഡ്യൂൾ ഡിക്ലറേഷൻ ആയി.
<my_ip>.സിപ്പ് IP ഘടകങ്ങളുടെ നേറ്റീവ് ലിങ്ക് സിമുലേഷനായി നിങ്ങൾക്ക് ആവശ്യമുള്ള വിവരങ്ങൾ അടങ്ങിയിരിക്കുന്നു. .sip ചേർക്കുക file പിന്തുണയ്ക്കുന്ന ഉപകരണങ്ങൾക്കായി നേറ്റീവ് ലിങ്ക് പ്രവർത്തനക്ഷമമാക്കാൻ നിങ്ങളുടെ ക്വാർട്ടസ് പ്രൈം സ്റ്റാൻഡേർഡ് എഡിഷൻ പ്രോജക്റ്റിലേക്ക്. ക്വാർട്ടസ് പ്രൈം പ്രോ എഡിഷൻ സോഫ്റ്റ്‌വെയർ നേറ്റീവ് ലിങ്ക് സിമുലേഷനെ പിന്തുണയ്ക്കുന്നില്ല.
<my_ip>_inst.v അല്ലെങ്കിൽ _inst.vhd HDL മുൻampതൽക്ഷണ ടെംപ്ലേറ്റ്. ഇതിലെ ഉള്ളടക്കങ്ങൾ പകർത്തി ഒട്ടിക്കുക file നിങ്ങളുടെ HDL-ലേക്ക് file IP വ്യതിയാനം തൽക്ഷണം ചെയ്യാൻ.
<my_ip>.റെഗ്മാപ്പ് ഐപിയിൽ രജിസ്റ്റർ വിവരങ്ങൾ അടങ്ങിയിട്ടുണ്ടെങ്കിൽ, ക്വാർട്ടസ് പ്രൈം സോഫ്റ്റ്വെയർ .regmap സൃഷ്ടിക്കുന്നു file. .regmap file മാസ്റ്റർ, സ്ലേവ് ഇന്റർഫേസുകളുടെ രജിസ്റ്റർ മാപ്പ് വിവരങ്ങൾ വിവരിക്കുന്നു. ഈ file ..sopcinfo യെ പൂർത്തീകരിക്കുന്നു file സിസ്റ്റത്തെക്കുറിച്ചുള്ള കൂടുതൽ വിശദമായ രജിസ്റ്റർ വിവരങ്ങൾ നൽകിക്കൊണ്ട്. ഈ file രജിസ്റ്റർ ഡിസ്പ്ലേ പ്രാപ്തമാക്കുന്നു viewസിസ്റ്റം കൺസോളിലെ ഉപയോക്താക്കൾക്ക് ഇഷ്ടാനുസൃതമാക്കാവുന്ന സ്ഥിതിവിവരക്കണക്കുകളും.
<my_ip>.svd HPS സിസ്റ്റം ഡീബഗ് ടൂളുകളെ അനുവദിക്കുന്നു view ഒരു Qsys പ്രോ സിസ്റ്റത്തിനുള്ളിൽ HPS-ലേക്ക് ബന്ധിപ്പിക്കുന്ന പെരിഫറലുകളുടെ രജിസ്റ്റർ മാപ്പുകൾ.

സിന്തസിസ് സമയത്ത്, ക്വാർട്ടസ് പ്രൈം സോഫ്‌റ്റ്‌വെയർ .svd സംഭരിക്കുന്നു file.sof-ലെ സിസ്റ്റം കൺസോൾ മാസ്റ്ററുകൾക്ക് ദൃശ്യമാകുന്ന സ്ലേവ് ഇന്റർഫേസിനായുള്ള s file ഡീബഗ് സെഷനിൽ. രജിസ്റ്റർ മാപ്പ് വിവരങ്ങൾക്കായി Qsys Pro അന്വേഷിക്കുന്ന ഈ വിഭാഗം സിസ്റ്റം കൺസോൾ വായിക്കുന്നു. സിസ്റ്റം സ്ലേവുകൾക്കായി, Qsys Pro രജിസ്റ്ററുകൾ പേര് പ്രകാരം ആക്സസ് ചെയ്യുന്നു.

<my_ip>.വിmy_ip>.vhd എച്ച്.ഡി.എൽ fileസമന്വയത്തിനോ അനുകരണത്തിനോ വേണ്ടി ഓരോ സബ്‌മോഡ്യൂളും അല്ലെങ്കിൽ ചൈൽഡ് ഐപി കോറും തൽക്ഷണം ചെയ്യുന്നവ.
ഉപദേഷ്ടാവ്/ ഒരു സിമുലേഷൻ സജ്ജീകരിക്കാനും പ്രവർത്തിപ്പിക്കാനും ഒരു ModelSim® സ്ക്രിപ്റ്റ് msim_setup.tcl അടങ്ങിയിരിക്കുന്നു.
aldec/ ഒരു സിമുലേഷൻ സജ്ജീകരിക്കുന്നതിനും പ്രവർത്തിപ്പിക്കുന്നതിനുമുള്ള ഒരു Riviera-PRO സ്ക്രിപ്റ്റ് rivierapro_setup.tcl അടങ്ങിയിരിക്കുന്നു.
/സിനോപ്സിസ്/വിസിഎസ്

/സിനോപ്സിസ്/വിസിഎസ്എംഎക്സ്

VCS® സിമുലേഷൻ സജ്ജീകരിക്കുന്നതിനും പ്രവർത്തിപ്പിക്കുന്നതിനുമുള്ള ഒരു ഷെൽ സ്ക്രിപ്റ്റ് vcs_setup.sh അടങ്ങിയിരിക്കുന്നു.

ഒരു ഷെൽ സ്ക്രിപ്റ്റ് vcsmx_setup.sh, synopsys_sim.setup എന്നിവ അടങ്ങിയിരിക്കുന്നു file ഒരു VCS MX® സിമുലേഷൻ സജ്ജീകരിക്കാനും പ്രവർത്തിപ്പിക്കാനും.

/കാഡൻസ് ഒരു ഷെൽ സ്ക്രിപ്റ്റ് ncsim_setup.sh ഉം മറ്റ് സജ്ജീകരണവും അടങ്ങിയിരിക്കുന്നു fileഒരു NCSIM സിമുലേഷൻ സജ്ജീകരിക്കാനും പ്രവർത്തിപ്പിക്കാനും s.
/സബ്മോഡ്യൂളുകൾ HDL അടങ്ങിയിരിക്കുന്നു fileഐപി കോർ സബ്‌മോഡ്യൂളിനായി എസ്.
<ഐപി സബ്മോഡ്യൂൾ>/ ഓരോ ജനറേറ്റ് ചെയ്ത IP സബ്‌മോഡ്യൂൾ ഡയറക്‌ടറിക്കും Qsys Pro /synth ജനറേറ്റുചെയ്യുന്നു

കൂടാതെ / സിം ഉപ ഡയറക്ടറികൾ.

2 ഹൈ-സ്പീഡ് റീഡ്-സോളമൻ ഐപി കോർ ആരംഭിക്കുന്നു

Intel FPGA IP കോറുകൾ അനുകരിക്കുന്നു

ക്വാർട്ടസ് പ്രൈം സോഫ്റ്റ്‌വെയർ നിർദ്ദിഷ്ട EDA സിമുലേറ്ററുകളിൽ IP കോർ RTL സിമുലേഷനെ പിന്തുണയ്ക്കുന്നു. ഐപി ജനറേഷൻ സിമുലേഷൻ സൃഷ്ടിക്കുന്നു fileഫങ്ഷണൽ സിമുലേഷൻ മോഡൽ ഉൾപ്പെടെ, ഏതെങ്കിലും ടെസ്റ്റ്ബെഞ്ച് (അല്ലെങ്കിൽ ഉദാampലെ ഡിസൈൻ), കൂടാതെ ഓരോ IP കോറിനും വെണ്ടർ-നിർദ്ദിഷ്ട സിമുലേറ്റർ സജ്ജീകരണ സ്ക്രിപ്റ്റുകൾ. ഫങ്ഷണൽ സിമുലേഷൻ മോഡലും ഏതെങ്കിലും ടെസ്റ്റ്ബെഞ്ച് അല്ലെങ്കിൽ എക്സിampസിമുലേഷനു വേണ്ടിയുള്ള ഡിസൈൻ. ഐപി ജനറേഷൻ ഔട്ട്പുട്ടിൽ ഏതെങ്കിലും ടെസ്റ്റ്ബെഞ്ച് കംപൈൽ ചെയ്യാനും പ്രവർത്തിപ്പിക്കാനുമുള്ള സ്ക്രിപ്റ്റുകളും ഉൾപ്പെട്ടേക്കാം. നിങ്ങളുടെ ഐപി കോർ അനുകരിക്കാൻ ആവശ്യമായ എല്ലാ മോഡലുകളും ലൈബ്രറികളും സ്ക്രിപ്റ്റുകൾ പട്ടികപ്പെടുത്തുന്നു. ക്വാർട്ടസ് പ്രൈം സോഫ്‌റ്റ്‌വെയർ നിരവധി സിമുലേറ്ററുകളുമായി സംയോജനം നൽകുകയും നിങ്ങളുടെ സ്വന്തം സ്‌ക്രിപ്റ്റഡ്, ഇഷ്‌ടാനുസൃത സിമുലേഷൻ ഫ്ലോകൾ ഉൾപ്പെടെ ഒന്നിലധികം സിമുലേഷൻ ഫ്ലോകളെ പിന്തുണയ്‌ക്കുകയും ചെയ്യുന്നു. നിങ്ങൾ തിരഞ്ഞെടുക്കുന്ന ഒഴുക്ക് ഏതായാലും, IP കോർ സിമുലേഷനിൽ ഇനിപ്പറയുന്ന ഘട്ടങ്ങൾ ഉൾപ്പെടുന്നു:

  1. സിമുലേഷൻ മോഡൽ, ടെസ്റ്റ്ബെഞ്ച് (അല്ലെങ്കിൽ ഉദാampലെ ഡിസൈൻ), സിമുലേറ്റർ സെറ്റപ്പ് സ്ക്രിപ്റ്റ് files.
  2. നിങ്ങളുടെ സിമുലേറ്റർ പരിതസ്ഥിതിയും ഏതെങ്കിലും സിമുലേഷൻ സ്ക്രിപ്റ്റും (കൾ) സജ്ജീകരിക്കുക.
  3. സിമുലേഷൻ മോഡൽ ലൈബ്രറികൾ സമാഹരിക്കുക.
  4. നിങ്ങളുടെ സിമുലേറ്റർ പ്രവർത്തിപ്പിക്കുക.

ഹൈ-സ്പീഡ് റീഡ്-സോളമൻ IP കോർ പ്രവർത്തന വിവരണം

ഈ വിഷയം IP കോറിന്റെ ആർക്കിടെക്ചർ, ഇന്റർഫേസുകൾ, സിഗ്നലുകൾ എന്നിവ വിവരിക്കുന്നു.

ഹൈ-സ്പീഡ് റീഡ്-സോളമൻ ആർക്കിടെക്ചർ

എൻകോഡർ ഡാറ്റ പാക്കറ്റുകൾ സ്വീകരിക്കുകയും ചെക്ക് ചിഹ്നങ്ങൾ സൃഷ്ടിക്കുകയും ചെയ്യുന്നു; ഡീകോഡർ പിശകുകൾ കണ്ടെത്തി തിരുത്തുന്നു. ഹൈ-സ്പീഡ് റീഡ്-സോളമൻ ഐപി കോറിന് സമാന്തരമായ ഒരു ആർക്കിടെക്ചർ ഉണ്ട്. ഇൻപുട്ടുകളിലും ഔട്ട്പുട്ടുകളിലും ഒന്നിലധികം ഡാറ്റ ചിഹ്നങ്ങൾ അടങ്ങിയിരിക്കുന്നു. 4 x 25 GbE, 2 x 50 GbE, 1 x 100 GbE എന്നിവയെ യഥാക്രമം 8, 16, 32 എന്നിവയുടെ പാരലലിസം പി സപ്പോർട്ട് ചെയ്യുന്നതിനായി ഫ്രാക്ചറബിൾ ഡീകോഡറിന് പ്രീസെറ്റ് പാരാമീറ്ററുകൾ ഉണ്ട്.

ഹൈ-സ്പീഡ് റീഡ്-സോളമൻ എൻകോഡർ

എൻകോഡറിന് ഡാറ്റാ ചിഹ്നങ്ങൾ ലഭിക്കുമ്പോൾ, നൽകിയിരിക്കുന്ന കോഡ്‌വേഡിനായി ചെക്ക് ചിഹ്നങ്ങൾ സൃഷ്ടിക്കുകയും ഇൻപുട്ട് കോഡ്‌വേഡ് ചെക്ക് ചിഹ്നങ്ങൾക്കൊപ്പം ഔട്ട്‌പുട്ട് ഇന്റർഫേസിലേക്ക് അയയ്ക്കുകയും ചെയ്യുന്നു. . ചെക്ക് ചിഹ്നങ്ങൾ സൃഷ്ടിക്കുമ്പോൾ എൻകോഡർ അപ്‌സ്ട്രീം ഘടകത്തിൽ ബാക്ക്‌പ്രഷർ ഉപയോഗിച്ചേക്കാം, കൂടാതെ സമാന്തരത ചെക്ക് ചിഹ്നങ്ങളുടെ എണ്ണത്തേക്കാൾ ചെറുതായിരിക്കും

ഹൈ-സ്പീഡ് റീഡ്-സോളമൻ എൻകോഡിംഗ്
ഒരു കോഡ്‌വേഡ് എങ്ങനെ എൻകോഡ് ചെയ്യപ്പെടുന്നുവെന്ന് കാണിക്കുന്നുintel-UG-01166-Altera-High-speed-Reed-Solomon-IP-Core-5

ഹൈ-സ്പീഡ് റീഡ്-സോളമൻ ഡീകോഡർ

എൻകോഡ് ചെയ്‌ത കോഡ്‌വേഡ് ഡീകോഡറിന് ലഭിക്കുമ്പോൾ, പിശകുകൾ കണ്ടെത്താനും അവ ശരിയാക്കാനും അത് ചെക്ക് ചിഹ്നങ്ങൾ ഉപയോഗിക്കുന്നു. അപ്‌സ്ട്രീം ഘടകത്തിൽ ബാക്ക്‌പ്രഷർ ഇല്ലാതെ തുടർച്ചയായ ഇൻപുട്ട് ഡാറ്റ അനുവദിക്കുന്ന ഒരു സ്ട്രീമിംഗ് ഡീകോഡറാണ് ഡീകോഡർ.© 2016 Intel Corporation. എല്ലാ അവകാശങ്ങളും നിക്ഷിപ്തം. Intel, Intel ലോഗോ, Altera, Arria, Cyclone, Enpirion, MAX, Megacore, NIOS, Quartus, Stratix വാക്കുകൾ, ലോഗോകൾ എന്നിവ യുഎസിലെയും/അല്ലെങ്കിൽ മറ്റ് രാജ്യങ്ങളിലെയും ഇന്റൽ കോർപ്പറേഷന്റെ വ്യാപാരമുദ്രകളാണ്. മറ്റ് അടയാളങ്ങളും ബ്രാൻഡുകളും മറ്റുള്ളവരുടെ സ്വത്തായി അവകാശപ്പെടാം. ഇന്റലിന്റെ സ്റ്റാൻഡേർഡ് വാറന്റിക്ക് അനുസൃതമായി അതിന്റെ FPGA, അർദ്ധചാലക ഉൽപ്പന്നങ്ങളുടെ പ്രകടനം നിലവിലെ സ്പെസിഫിക്കേഷനുകളിലേക്ക് Intel വാറന്റ് ചെയ്യുന്നു, എന്നാൽ അറിയിപ്പ് കൂടാതെ ഏത് സമയത്തും ഏത് ഉൽപ്പന്നങ്ങളിലും സേവനങ്ങളിലും മാറ്റങ്ങൾ വരുത്താനുള്ള അവകാശം നിക്ഷിപ്തമാണ്. Intel രേഖാമൂലം സമ്മതിച്ചിട്ടുള്ളതല്ലാതെ ഇവിടെ വിവരിച്ചിരിക്കുന്ന ഏതെങ്കിലും വിവരങ്ങളുടെയോ ഉൽപ്പന്നത്തിന്റെയോ സേവനത്തിന്റെയോ ആപ്ലിക്കേഷനിൽ നിന്നോ ഉപയോഗത്തിൽ നിന്നോ ഉണ്ടാകുന്ന ഉത്തരവാദിത്തമോ ബാധ്യതയോ Intel ഏറ്റെടുക്കുന്നില്ല. പ്രസിദ്ധീകരിച്ച ഏതെങ്കിലും വിവരങ്ങളെ ആശ്രയിക്കുന്നതിന് മുമ്പും ഉൽപ്പന്നങ്ങൾക്കോ ​​സേവനങ്ങൾക്കോ ​​​​ഓർഡറുകൾ നൽകുന്നതിനുമുമ്പ് ഉപകരണ സവിശേഷതകളുടെ ഏറ്റവും പുതിയ പതിപ്പ് നേടുന്നതിന് ഇന്റൽ ഉപഭോക്താക്കൾക്ക് നിർദ്ദേശിക്കുന്നു.

കോഡ്വേഡ് ഡീകോഡിംഗ്

intel-UG-01166-Altera-High-speed-Reed-Solomon-IP-Core-6

ലഭിച്ച എൻകോഡ് ചെയ്‌ത കോഡ്‌വേഡ് ചാനലിലെ ശബ്‌ദം കാരണം യഥാർത്ഥ കോഡ്‌വേഡിൽ നിന്ന് വ്യത്യാസപ്പെട്ടേക്കാം. പിശക് ലൊക്കേഷനും പിശക് മൂല്യവും കണ്ടെത്തുന്നതിന് നിരവധി പോളിനോമിയലുകൾ ഉപയോഗിച്ച് ഡീകോഡർ പിശകുകൾ കണ്ടെത്തുന്നു. ഡീകോഡറിന് പിശക് ലൊക്കേഷനും മൂല്യവും ലഭിക്കുമ്പോൾ, ഡീകോഡർ ഒരു കോഡ്‌വേഡിലെ പിശകുകൾ ശരിയാക്കുകയും കോഡ്‌വേഡ് ഔട്ട്‌പുട്ടിലേക്ക് അയയ്ക്കുകയും ചെയ്യുന്നു. പിശകുകളുടെ എണ്ണം കൂടുന്നതിനനുസരിച്ച്, ഡീകോഡർ ഇങ്ങനെ ലഭിക്കുന്നുtage, അതിന് ഇനി തിരുത്താൻ കഴിയില്ല, പക്ഷേ പിശകുകൾ മാത്രം കണ്ടെത്താനാകും, ആ സമയത്ത് ഡീകോഡർ out_error സിഗ്നൽ ഉറപ്പിക്കുന്നു.

ഹൈ-സ്പീഡ് റീഡ്-സോളമൻ ഐപി കോർ പാരാമീറ്ററുകൾ

പരാമീറ്ററുകൾ

പരാമീറ്റർ നിയമപരമായ മൂല്യങ്ങൾ ഡിഫോൾട്ട് മൂല്യം വിവരണം
റീഡ്-സോളമൻ കോർ തകർക്കാവുന്ന 100G ഇഥർനെറ്റ് അല്ലെങ്കിൽ ഇഷ്‌ടാനുസൃതം ഫ്രാക്ചറബിൾ 100G ഇഥർനെറ്റ്
റീഡ്-സോളമൻ മൊഡ്യൂൾ എൻകോഡർ അല്ലെങ്കിൽ ഡീകോഡർ ഡീകോഡർ ഒരു എൻകോഡർ അല്ലെങ്കിൽ ഒരു ഡീകോഡർ.
കസ്റ്റം ഐപി കോർ
ചാനലുകളുടെ എണ്ണം 1 മുതൽ 10 വരെ 1 ഡീകോഡർ മാത്രം.
ഓരോ ചിഹ്നത്തിനും ബിറ്റുകളുടെ എണ്ണം 3 മുതൽ 12 വരെ 8 ഓരോ ചിഹ്നത്തിനും ബിറ്റുകളുടെ എണ്ണം (M).
ഓരോ കോഡ്‌വേഡിനും ചിഹ്നങ്ങളുടെ എണ്ണം 1 മുതൽ 2 വരെM – 1 255 ഒരു കോഡ്‌വേഡിന് ആകെയുള്ള ചിഹ്നങ്ങളുടെ എണ്ണം (N).
ഓരോ കോഡ്‌വേഡിനും ഡാറ്റ ചിഹ്നങ്ങളുടെ എണ്ണം 2 മുതൽ N– 2 239 ഓരോ കോഡ്‌വേഡിനും ഡാറ്റ ചിഹ്നങ്ങളുടെ എണ്ണം (K = N R). എവിടെ R ചെക്ക് ചിഹ്നങ്ങളുടെ എണ്ണമാണ്.
ഫീൽഡ് ബഹുപദം ഏതെങ്കിലും സാധുവായ ബഹുപദം 285 ഗാലോയിസ് ഫീൽഡിനെ നിർവചിക്കുന്ന പ്രാകൃത ബഹുപദം. നിയമപരമായ മൂല്യങ്ങൾ മാത്രം തിരഞ്ഞെടുക്കാൻ പാരാമീറ്റർ എഡിറ്റർ നിങ്ങളെ അനുവദിക്കുന്നു. നിങ്ങൾ ഉദ്ദേശിച്ച ഫീൽഡ് പോളിനോമിയൽ കണ്ടെത്താൻ കഴിയുന്നില്ലെങ്കിൽ, Intel MySupport-നെ ബന്ധപ്പെടുക.
സമാന്തരവാദം P < N/2 സമാന്തര ഇൻപുട്ടുകളുടെയും ഔട്ട്പുട്ടുകളുടെയും എണ്ണം. അവസാന ഔട്ട്പുട്ട് പൂജ്യങ്ങൾ കൊണ്ട് പൂരിപ്പിക്കുന്നു.
ബൈപാസ് മോഡ് ഓൺ അല്ലെങ്കിൽ ഓഫ് ഓഫ് പിശക് തിരുത്തൽ കൂടാതെ, പിശക് കണ്ടെത്തൽ മാത്രം ഉപയോഗിച്ച് ലഭിച്ച കോഡ്വേഡ് നിർമ്മിക്കാൻ ഓണാക്കുക. കുറച്ച് ക്ലോക്ക് സൈക്കിളുകൾക്ക് ശേഷം ഈ സന്ദേശം ഔട്ട്പുട്ട് ചെയ്യുന്നു.
ഫ്രാക്ചറബിൾ ഐപി കോർ പാരാമീറ്ററുകൾ
100G ഇഥർനെറ്റ് On On സമാന്തരതയുള്ള ഒരൊറ്റ 100G ചാനലുകൾ 32.
തുടർന്നു…
പരാമീറ്റർ നിയമപരമായ മൂല്യങ്ങൾ ഡിഫോൾട്ട് മൂല്യം വിവരണം
2 x 50G ഇഥർനെറ്റ് ഓൺ അല്ലെങ്കിൽ ഓഫ് ഓഫ് സമാന്തരതയുള്ള രണ്ട് സ്വതന്ത്ര 50 GbE ചാനലുകൾ 16.
4 x 25G ഇഥർനെറ്റ് ഓൺ അല്ലെങ്കിൽ ഓഫ് ഓഫ് സമാന്തരതയുള്ള നാല് സ്വതന്ത്ര 25 GbE ചാനലുകൾ 8.
ഇഷ്ടാനുസൃതവും ഫ്രാക്ചറബിൾ ഐപി കോർ പാരാമീറ്ററുകൾ
ലേറ്റൻസി N/P+ (ബിഎം വേഗത x R) +10; കൂടെ ബിഎംസ്പീഡ് 4 അല്ലെങ്കിൽ 6 ആണ്. ബിഎംസ്പീഡ് 4 ആണ് ബെർലെക്കിന്റെ പ്രവർത്തനമെന്ന നിലയിൽ ലേറ്റൻസിamp-മാസി (ബിഎം) വേഗത (ഡീകോഡർ മാത്രം).
ROM നെ അനുകൂലിക്കുക ഓൺ അല്ലെങ്കിൽ ഓഫ് On ALM-കൾ കുറയ്ക്കാൻ M20K മെമ്മറി ഉപയോഗിക്കുന്നു. വലിയ സമാന്തരതയിൽ സേവിംഗ്സ് പ്രധാനമാണ്.
യഥാർത്ഥ ഡ്യുവൽ പോർട്ട് റോം ഉപയോഗിക്കുക ഇല്ല അല്ലെങ്കിൽ അതെ ഇല്ല
റോം ഉള്ളടക്കം പുതുക്കുക ഇല്ല അല്ലെങ്കിൽ അതെ ഇല്ല ഐപി കോർ തുടർച്ചയായി റോം ഉള്ളടക്കങ്ങൾ മാറ്റിയെഴുതുന്നു.
ബാക്ക്പ്രഷർ ഉപയോഗിക്കുക ഇല്ല അല്ലെങ്കിൽ അതെ ഇല്ല ഡീകോഡർ മാത്രം. നിങ്ങൾ തിരഞ്ഞെടുക്കുമ്പോൾ അതെ, ഉറവിടം തയ്യാറാകുമ്പോൾ ഉറപ്പിക്കാൻ നിങ്ങൾക്ക് out_ready സിഗ്നൽ ഉപയോഗിക്കാം, എന്നാൽ ഈ ഓപ്ഷൻ f പരിമിതപ്പെടുത്തിയേക്കാംപരമാവധി.
ഡീകോഡർ ഔട്ട്പുട്ട് സിഗ്നൽ ഓപ്ഷനുകൾ
ഔട്ട്പുട്ട് ഡീകോഡിംഗ് പരാജയം ഓൺ അല്ലെങ്കിൽ ഓഫ് On out_decfail സിഗ്നൽ ഓണാക്കുന്നു
ഔട്ട്പുട്ട് പിശക് ചിഹ്നങ്ങളുടെ എണ്ണം ഓൺ ഓഫ് On out_errors_out സിഗ്നൽ ഓണാക്കുന്നു.
ഔട്ട്പുട്ട് പിശക് ചിഹ്ന മൂല്യങ്ങൾ ഓൺ അല്ലെങ്കിൽ ഓഫ് On out_errorvalues_out ഓണാക്കുന്നു

സിഗ്നൽ.

ഔട്ട്പുട്ട് ആരംഭവും പാക്കറ്റിന്റെ അവസാനവും ഓൺ അല്ലെങ്കിൽ ഓഫ്. On പാക്കറ്റിന്റെ തുടക്കവും അവസാനവും സൂചിപ്പിക്കാൻ Avalon-ST SOP, EOP സിഗ്നൽ എന്നിവ ഉപയോഗിക്കുക

ഹൈ-സ്പീഡ് റീഡ്-സോളമൻ ഐപി കോർ ഇന്റർഫേസുകളും സിഗ്നലുകളും

Avalon-ST ഇൻപുട്ട് ഇന്റർഫേസിലെ റെഡി ലേറ്റൻസി 0 ആണ്; ഓരോ ബീറ്റിലുമുള്ള ചിഹ്നങ്ങളുടെ എണ്ണം 1 ആയി നിശ്ചയിച്ചിരിക്കുന്നു. ഡീകോഡറിന്റെ ലേറ്റൻസി N/P+ (BM സ്പീഡ് x R) + 10 ആണ്; എൻകോഡറിന്റെ ലേറ്റൻസി 6 ആണ്.
ക്ലോക്കും റീസെറ്റ് ഇന്റർഫേസുകളും ക്ലോക്ക് ഡ്രൈവ് ചെയ്യുകയോ സ്വീകരിക്കുകയോ ചെയ്യുന്നു, അവലോൺ-എസ്ടി ഇന്റർഫേസുകൾ സമന്വയിപ്പിക്കുന്നതിനും റീസെറ്റ് കണക്റ്റിവിറ്റി നൽകുന്നതിനും സിഗ്നൽ റീസെറ്റ് ചെയ്യുന്നു. ഒരു കോഡ്‌വേഡിനായി മൂന്ന് പിശക് സ്റ്റാറ്റസ് സിഗ്നലുകൾ അടങ്ങുന്ന ഒരു കോൺഡ്യൂട്ട് ഇന്റർഫേസാണ് സ്റ്റാറ്റസ് ഇന്റർഫേസ്. സ്റ്റാറ്റസ് സിഗ്നലുകളിൽ നിന്ന് ഒരു കോഡ് വേഡിലെ പിശക് ചിഹ്ന മൂല്യം, പിശക് ചിഹ്നങ്ങളുടെ എണ്ണം, പിശക് ബിറ്റുകളുടെ എണ്ണം എന്നിവ ഡീകോഡർ നേടുന്നു.

അവലോൺ-എസ്ടി ഇന്റർഫേസുകൾ
അവലോൺ-എസ്ടി ഇന്റർഫേസുകൾ ഒരു സോഴ്‌സ് ഇന്റർഫേസിൽ നിന്ന് ഒരു സിങ്ക് ഇന്റർഫേസിലേക്കുള്ള ഡാറ്റാ കൈമാറ്റത്തിനായി ഒരു സ്റ്റാൻഡേർഡ്, ഫ്ലെക്സിബിൾ, മോഡുലാർ പ്രോട്ടോക്കോൾ നിർവചിക്കുന്നു. ഇൻപുട്ട് ഇന്റർഫേസ് Avalon-ST സിങ്ക് ആണ്, ഔട്ട്പുട്ട് ഇന്റർഫേസ് Avalon-ST ഉറവിടമാണ്. അവലോൺ-എസ്ടി ഇന്റർഫേസ് സിഗ്നലുകൾക്ക് ചാനലുകളെക്കുറിച്ചോ പാക്കറ്റ് അതിരുകളെക്കുറിച്ചോ അറിവില്ലാതെ ഒരൊറ്റ സ്ട്രീം ഡാറ്റയെ പിന്തുണയ്ക്കുന്ന പരമ്പരാഗത സ്ട്രീമിംഗ് ഇന്റർഫേസുകളെ വിവരിക്കാൻ കഴിയും. അത്തരം ഇന്റർഫേസുകളിൽ സാധാരണയായി ഡാറ്റ, റെഡി, സാധുതയുള്ള സിഗ്നലുകൾ അടങ്ങിയിരിക്കുന്നു. അവലോൺ-എസ്ടി ഇന്റർഫേസുകൾ ബാക്ക്പ്രഷറിനെ പിന്തുണയ്ക്കുന്നു, ഇത് ഒരു സിങ്കിന് ഡാറ്റ അയയ്ക്കുന്നത് നിർത്താൻ ഉറവിടത്തിലേക്ക് സൂചിപ്പിക്കാൻ കഴിയുന്ന ഒരു ഒഴുക്ക് നിയന്ത്രണ സംവിധാനമാണ്. FIFO ബഫറുകൾ നിറഞ്ഞിരിക്കുമ്പോഴോ ഔട്ട്‌പുട്ടിൽ തിരക്കുണ്ടാകുമ്പോഴോ ഡാറ്റയുടെ ഒഴുക്ക് നിർത്താൻ സിങ്ക് സാധാരണയായി ബാക്ക്‌പ്രഷർ ഉപയോഗിക്കുന്നു.

ഹൈ-സ്പീഡ് റീഡ്-സോളമൻ ഐപി കോർ സിഗ്നലുകൾ

ക്ലോക്ക്, സിഗ്നലുകൾ റീസെറ്റ് ചെയ്യുക

പേര് അവലോൺ-എസ്ടി തരം ദിശ വിവരണം
clk_clk clk ഇൻപുട്ട് പ്രധാന സിസ്റ്റം ക്ലോക്ക്. clk_clk ന്റെ റൈസിംഗ് എഡ്ജിൽ മുഴുവൻ IP കോർ പ്രവർത്തിക്കുന്നു.
reset_reset_n reset_n ഇൻപുട്ട് ഉറപ്പിക്കുമ്പോൾ മുഴുവൻ സിസ്റ്റത്തെയും പുനഃസജ്ജമാക്കുന്ന ഒരു സജീവ കുറഞ്ഞ സിഗ്നൽ. നിങ്ങൾക്ക് ഈ സിഗ്നൽ അസമന്വിതമായി ഉറപ്പിക്കാം.

എന്നിരുന്നാലും, നിങ്ങൾ ഇത് clk_clk സിഗ്നലുമായി സമന്വയിപ്പിക്കണം. പുനഃസജ്ജീകരണത്തിൽ നിന്ന് IP കോർ വീണ്ടെടുക്കുമ്പോൾ, അതിന് ലഭിക്കുന്ന ഡാറ്റ ഒരു പൂർണ്ണമായ പാക്കറ്റാണെന്ന് ഉറപ്പാക്കുക.

കസ്റ്റം ഐപി കോർ അവലോൺ-എസ്ടി ഇന്റർഫേസ് സിഗ്നലുകൾ

പേര് അവലോൺ-എസ്ടി തരം ദിശ വിവരണം
ഇൻ_റെഡി തയ്യാറാണ് ഔട്ട്പുട്ട് സിങ്ക് ഡാറ്റ സ്വീകരിക്കാൻ തയ്യാറാണെന്ന് സൂചിപ്പിക്കാൻ ഡാറ്റ ട്രാൻസ്ഫർ റെഡി സിഗ്നൽ. ഇന്റർഫേസിലുടനീളമുള്ള ഡാറ്റയുടെ ഒഴുക്ക് നിയന്ത്രിക്കുന്നതിന് സിങ്ക് ഇന്റർഫേസ് ഇൻ_റെഡി സിഗ്നലിനെ നയിക്കുന്നു. സിങ്ക് ഇന്റർഫേസ് നിലവിലെ clk റൈസിംഗ് എഡ്ജിലെ ഡാറ്റാ ഇന്റർഫേസ് സിഗ്നലുകൾ ക്യാപ്‌ചർ ചെയ്യുന്നു.
in_valid സാധുവായ ഇൻപുട്ട് ഡാറ്റ സിഗ്നലുകളുടെ സാധുത സൂചിപ്പിക്കാൻ ഡാറ്റ സാധുതയുള്ള സിഗ്നൽ. നിങ്ങൾ in_valid സിഗ്നൽ ഉറപ്പിക്കുമ്പോൾ, Avalon-ST ഡാറ്റാ ഇന്റർഫേസ് സിഗ്നലുകൾ സാധുവാണ്. നിങ്ങൾ in_valid സിഗ്നൽ ഡീസേർട്ട് ചെയ്യുമ്പോൾ, Avalon-ST ഡാറ്റാ ഇന്റർഫേസ് സിഗ്നലുകൾ അസാധുവാണ്, അവ അവഗണിക്കേണ്ടതാണ്. ഡാറ്റ ലഭ്യമാകുമ്പോഴെല്ലാം നിങ്ങൾക്ക് in_valid സിഗ്നൽ ഉറപ്പിക്കാം. എന്നിരുന്നാലും, IP കോർ ഇൻ_റെഡി സിഗ്നൽ ഉറപ്പിക്കുമ്പോൾ മാത്രമേ സിങ്കിൽ നിന്ന് ഉറവിടത്തിൽ നിന്ന് ഡാറ്റ പിടിച്ചെടുക്കൂ.
ഇൻ_ഡാറ്റ[] ഡാറ്റ ഇൻപുട്ട് ഓരോ കോഡ് വേഡിനും ഡാറ്റ ഇൻപുട്ട്, ചിഹ്നം അനുസരിച്ച് ചിഹ്നം. നിങ്ങൾ in_valid സിഗ്നൽ ഉറപ്പിക്കുമ്പോൾ മാത്രമേ സാധുതയുള്ളൂ. വീതി ആണ് P x M ബിറ്റുകൾ. എൻകോഡറിന്, വിവര ചിഹ്നങ്ങളുടെ എണ്ണം (N – പരിശോധിക്കുക) എന്നത് ഇതിന്റെ ഗുണിതമാകണമെന്നില്ല P. അതിനർത്ഥം ദി

അവസാന ഇൻപുട്ട് ചിഹ്നം പൂജ്യങ്ങൾ കൊണ്ട് പൂരിപ്പിക്കേണ്ടി വന്നേക്കാം.

ഔട്ട്_ഡാറ്റ ഡാറ്റ ഔട്ട്പുട്ട് എൻകോഡർ ഔട്ട്പുട്ട്. ഡീകോഡറിനായുള്ള Qsys സിസ്റ്റങ്ങളിൽ, ഈ അവലോൺ-എസ്ടി-കംപ്ലയിന്റ് ഡാറ്റാ ബസിൽ നീളമുള്ള ലോഗ് ഉള്ള എല്ലാ അവലോൺ-എസ്ടി ഔട്ട്പുട്ട് ഡാറ്റാ സിഗ്നലുകളും (ഔട്ട്_എറർ_ഔട്ട്, ഔട്ട്_ഡെക്ഫെയിൽ, ഔട്ട്_സിമോൾ_ഔട്ട്),) ഉൾപ്പെടുന്നു.2(R+1) + 1.
out_decfail ഡാറ്റ ഔട്ട്പുട്ട് ഡീകോഡിംഗ് പരാജയം.
പുറത്ത്_പിശകുകൾ_പുറത്ത് പിശക് ഔട്ട്പുട്ട് ഐപി കോർ തീരുമാനിക്കുന്ന പിശക് ചിഹ്നത്തിന്റെ എണ്ണം. വലിപ്പം ലോഗ് ആണ്2(R+1)
out_errorvalue s_out പിശക് ഔട്ട്പുട്ട് പിശക് മൂല്യങ്ങൾ.
പുറത്ത്_തയ്യാറാണ് തയ്യാറാണ് ഇൻപുട്ട് ഡൗൺസ്ട്രീം മൊഡ്യൂൾ ഡാറ്റ സ്വീകരിക്കാൻ തയ്യാറാണെന്ന് സൂചിപ്പിക്കാൻ ഡാറ്റ ട്രാൻസ്ഫർ റെഡി സിഗ്നൽ. നിങ്ങൾ ഔട്ട്_റെഡി സിഗ്നൽ ഉറപ്പിക്കുമ്പോൾ ഉറവിടം പുതിയ ഡാറ്റ നൽകുന്നു (ലഭ്യമെങ്കിൽ)
തുടർന്നു…
പേര് അവലോൺ-എസ്ടി തരം ദിശ വിവരണം
      ഔട്ട്_റെഡി സിഗ്നൽ. ഉറവിടത്തിന് പുതിയ ഡാറ്റ നൽകാൻ കഴിയുന്നില്ലെങ്കിൽ, അത് സാധുവായ ഡാറ്റാ ഇന്റർഫേസ് സിഗ്നലുകൾ ഡ്രൈവ് ചെയ്യാൻ തയ്യാറാകുന്നത് വരെ ഒന്നോ അതിലധികമോ ക്ലോക്ക് സൈക്കിളുകൾക്ക് out_valid എന്ന് നിർവീര്യമാക്കുന്നു.
ഔട്ട്_ചിഹ്നങ്ങൾ_ou ടി ഡാറ്റ ഔട്ട്പുട്ട് IP കോർ out_valid സിഗ്നൽ ഉറപ്പിക്കുമ്പോൾ ഡീകോഡ് ചെയ്ത ഔട്ട്പുട്ട് അടങ്ങിയിരിക്കുന്നു. തിരുത്തിയ ചിഹ്നങ്ങൾ നൽകിയ അതേ ക്രമത്തിലാണ്.
out_valid സാധുവായ ഔട്ട്പുട്ട് ഡാറ്റ സാധുവായ സിഗ്നൽ. ഔട്ട്_ഡാറ്റയിൽ സാധുതയുള്ള ഔട്ട്പുട്ട് ഉള്ളപ്പോഴെല്ലാം, IP കോർ out_valid സിഗ്നൽ ഉയർന്നതായി ഉറപ്പിക്കുന്നു; out_data-യിൽ സാധുതയുള്ള ഔട്ട്‌പുട്ട് ഇല്ലെങ്കിൽ IP കോർ സിഗ്നലിനെ ഡീസെറ്റ് ചെയ്യുന്നു.

ഫ്രാക്ചറബിൾ ഐപി കോർ അവലോൺ-എസ്ടി ഇന്റർഫേസ് സിഗ്നലുകൾ

പേര് അവലോൺ-എസ്ടി തരം ദിശ വീതി വിവരണം
സാധുതയുള്ളത് സാധുതയുള്ളത് ഇൻപുട്ട് 1 മാസ്റ്റർ സാധുവായ സിഗ്നൽ. in_valid കുറവാണെങ്കിൽ, അത് എല്ലാ Valid_ch_in നെയും താഴ്ന്നതായി സജ്ജീകരിക്കുന്നു.
ഇൻ-ഡാറ്റ ഡാറ്റ ഇൻപുട്ട് + 320-ൽ 4 ചിഹ്നങ്ങൾ

Valid_ch_in + 2 mode_in + sync_in

ഡാറ്റ ഇൻപുട്ട്.
Valid_ch_in ഇൻ_ഡാറ്റയുടെ ഭാഗം ഇൻപുട്ട് 4 ഓരോ ചാനലിനും സാധുവായ സിഗ്നൽ നൽകുക.
ചിഹ്നങ്ങൾ_ഇൻ ഇൻ_ഡാറ്റയുടെ ഭാഗം ഇൻപുട്ട് 32 ഇൻപുട്ട് ചിഹ്നങ്ങൾ.

• 100 GbE ഒരു ചാനൽ

• 50 GbE രണ്ട് ചാനലുകൾ

• 25 GbE നാല് ചാനലുകൾ

മോഡ്_ഇൻ ഇൻ_ഡാറ്റയുടെ ഭാഗം ഇൻപുട്ട് 2 • 0: 1×100 GbE

• 1: 2×50 GbE അല്ലെങ്കിൽ 4x25GbE

• 2: 4×25 GbE

sync_in ഇൻ_ഡാറ്റയുടെ ഭാഗം ഇൻപുട്ട് 1 ഔട്ട്പുട്ട് ചാനലുകൾ സമന്വയിപ്പിക്കുക.
out_valid സാധുതയുള്ളത് ഔട്ട്പുട്ട് 1 മാസ്റ്റർ സാധുവായ സിഗ്നൽ. ഏതെങ്കിലും Valid_ch_out സാധുതയുള്ളതാണെങ്കിൽ out_valid സാധുവാണ്, അതായത് Valid_ch0 അല്ലെങ്കിൽ Valid_ch1 മുതലായവ സാധുവാണെങ്കിൽ.
ഔട്ട്_ഡാറ്റ ഡാറ്റ ഔട്ട്പുട്ട് 320 ഡീകോഡ് ചെയ്ത ചിഹ്നങ്ങൾ

+ 4 വാലിഡിറ്റി_ഔട്ട് + 2

mode_out + 4 sop_out + 4 eop_out

+4 decfail+ 12 errors_out

ഔട്ട്പുട്ട് ഡാറ്റ.
errors_out ഔട്ട്_ഡാറ്റയുടെ ഭാഗം ഔട്ട്പുട്ട് 12 ഐപി കോർ തീരുമാനിക്കുന്ന പിശക് ചിഹ്നങ്ങളുടെ എണ്ണം.
decfail ഔട്ട്_ഡാറ്റയുടെ ഭാഗം ഔട്ട്പുട്ട് 4 (ഓപ്ഷണൽ) ഓരോ ഔട്ട്പുട്ട് ചാനലിന്റെയും decfail
തുടർന്നു…
പേര് അവലോൺ-എസ്ടി തരം ദിശ വീതി വിവരണം
eop_out ഔട്ട്_ഡാറ്റയുടെ ഭാഗം ഔട്ട്പുട്ട് 4 (ഓപ്ഷണൽ) ഓരോ ഔട്ട്പുട്ട് ചാനലിന്റെയും eop
സോപ്പ്_ഔട്ട് ഔട്ട്_ഡാറ്റയുടെ ഭാഗം ഔട്ട്പുട്ട് 4 ഓരോ ചാനലുകളുടെയും (ഓപ്ഷണൽ) സോപ്പ്
മോഡ്_ഔട്ട് ഔട്ട്_ഡാറ്റയുടെ ഭാഗം ഔട്ട്പുട്ട് 2 ഔട്ട്പുട്ട് മോഡ്.
Valid_ch_out ഔട്ട്_ഡാറ്റയുടെ ഭാഗം ഔട്ട്പുട്ട് 4 ഓരോ ചാനലിനും സാധുതയുള്ള സിഗ്നൽ
ചിഹ്നങ്ങൾ_പുറത്ത് ഔട്ട്_ഡാറ്റയുടെ ഭാഗം ഔട്ട്പുട്ട് 320 ഔട്ട്പുട്ട് ചിഹ്നങ്ങൾ:

• 100 GbE ഒരു ചാനൽ

• 50 GbE രണ്ട് ചാനലുകൾ

• 25 GbE നാല് ചാനലുകൾ

ഡോക്യുമെൻ്റ് റിവിഷൻ ചരിത്രം

തീയതി പതിപ്പ് മാറ്റങ്ങൾ
2016.11.02 16.1 • ഫ്രാക്ചറബിൾ ഐപി കോർ പാരാമീറ്ററുകൾ ചേർത്തു.

• ചേർത്തു ഔട്ട്പുട്ട് പിശക് ചിഹ്ന മൂല്യങ്ങൾ പരാമീറ്റർ

• ചേർത്തു ബൈപാസ് മോഡ് പരാമീറ്റർ

2016.05.02 16.0 • പുതിയ പാരാമീറ്ററുകൾ ചേർത്തു:

- ചാനലുകളുടെ എണ്ണം

- ബാക്ക്പ്രഷർ ഉപയോഗിക്കുക

- യഥാർത്ഥ ഡ്യുവൽ പോർട്ട് റോം ഉപയോഗിക്കുക

- റോം ഉള്ളടക്കം പുതുക്കുക

- ഔട്ട്പുട്ട് ഡീകോഡിംഗ് പരാജയം

- ഔട്ട്പുട്ട് പിശക് ചിഹ്നങ്ങളുടെ എണ്ണം

- ഔട്ട്പുട്ട് ആരംഭവും പാക്കറ്റിന്റെ അവസാനവും

• out_decfail സിഗ്നൽ ചേർത്തു

• ചേർത്തു യഥാർത്ഥ ഡ്യുവൽ പോർട്ട് റോം പ്രകടന ഡാറ്റ.

• പാരലലിസം പരാമീറ്ററിന്റെ വിവരണം മാറ്റി.

• out_error_out സിഗ്നൽ വിവരണം മാറ്റി

2015.11.01 15.1 എൻകോഡർ, ഡീകോഡർ ഡയഗ്രമുകൾ ശരിയാക്കി
2015.05.01 15.0 ആദ്യ റിലീസ്

ഹൈ-സ്പീഡ് റീഡ്-സോളമൻ ഐപി കോർ ഉപയോക്തൃ ഗൈഡ് പുനരവലോകന ചരിത്രം.

© 2016 ഇന്റൽ കോർപ്പറേഷൻ. എല്ലാ അവകാശങ്ങളും നിക്ഷിപ്തം. Intel, Intel ലോഗോ, Altera, Arria, Cyclone, Enpirion, MAX, Megacore, NIOS, Quartus, Stratix വാക്കുകൾ, ലോഗോകൾ എന്നിവ യുഎസിലെയും/അല്ലെങ്കിൽ മറ്റ് രാജ്യങ്ങളിലെയും ഇന്റൽ കോർപ്പറേഷന്റെ വ്യാപാരമുദ്രകളാണ്. മറ്റ് അടയാളങ്ങളും ബ്രാൻഡുകളും മറ്റുള്ളവരുടെ സ്വത്തായി അവകാശപ്പെടാം. ഇന്റലിന്റെ സ്റ്റാൻഡേർഡ് വാറന്റിക്ക് അനുസൃതമായി അതിന്റെ FPGA, അർദ്ധചാലക ഉൽപ്പന്നങ്ങളുടെ പ്രകടനം നിലവിലെ സ്പെസിഫിക്കേഷനുകളിലേക്ക് Intel വാറന്റ് ചെയ്യുന്നു, എന്നാൽ അറിയിപ്പ് കൂടാതെ ഏത് സമയത്തും ഏത് ഉൽപ്പന്നങ്ങളിലും സേവനങ്ങളിലും മാറ്റങ്ങൾ വരുത്താനുള്ള അവകാശം നിക്ഷിപ്തമാണ്. Intel രേഖാമൂലം സമ്മതിച്ചിട്ടുള്ളതല്ലാതെ ഇവിടെ വിവരിച്ചിരിക്കുന്ന ഏതെങ്കിലും വിവരങ്ങളുടെയോ ഉൽപ്പന്നത്തിന്റെയോ സേവനത്തിന്റെയോ ആപ്ലിക്കേഷനിൽ നിന്നോ ഉപയോഗത്തിൽ നിന്നോ ഉണ്ടാകുന്ന ഉത്തരവാദിത്തമോ ബാധ്യതയോ Intel ഏറ്റെടുക്കുന്നില്ല. പ്രസിദ്ധീകരിച്ച ഏതെങ്കിലും വിവരങ്ങളെ ആശ്രയിക്കുന്നതിന് മുമ്പും ഉൽപ്പന്നങ്ങൾക്കോ ​​സേവനങ്ങൾക്കോ ​​​​ഓർഡറുകൾ നൽകുന്നതിനുമുമ്പ് ഉപകരണ സവിശേഷതകളുടെ ഏറ്റവും പുതിയ പതിപ്പ് നേടുന്നതിന് ഇന്റൽ ഉപഭോക്താക്കൾക്ക് നിർദ്ദേശിക്കുന്നു.

ഒരു ഹൈ-സ്പീഡ് റീഡ്-സോളമൻ ഐപി കോർ ഡോക്യുമെന്റ് ആർക്കൈവ്

IP കോർ പതിപ്പ് ഉപയോക്തൃ ഗൈഡ്
15.1 ഹൈ-സ്പീഡ് റീഡ്-സോളമൻ ഐപി കോർ ഉപയോക്തൃ ഗൈഡ്

ഒരു IP കോർ പതിപ്പ് ലിസ്റ്റുചെയ്തിട്ടില്ലെങ്കിൽ, മുമ്പത്തെ IP കോർ പതിപ്പിനുള്ള ഉപയോക്തൃ ഗൈഡ് ബാധകമാണ്.

ബന്ധപ്പെട്ട ലിങ്കുകൾ
ഹൈ-സ്പീഡ് റീഡ്-സോളമനെ കുറിച്ച്, പേജ് 3-ലെ ഐപി കോർ, ഹൈ-സ്പീഡ് റീഡ്-സോളമൻ ഐപി കോറിന്റെ മുൻ പതിപ്പുകൾക്കായുള്ള ഉപയോക്തൃ ഗൈഡുകളുടെ ഒരു ലിസ്റ്റ് നൽകുന്നു. © 2016 ഇന്റൽ കോർപ്പറേഷൻ. എല്ലാ അവകാശങ്ങളും നിക്ഷിപ്തം. Intel, Intel ലോഗോ, Altera, Arria, Cyclone, Enpirion, MAX, Megacore, NIOS, Quartus, Stratix എന്നീ വാക്കുകളും ലോഗോകളും യുഎസിലെയും/അല്ലെങ്കിൽ മറ്റ് രാജ്യങ്ങളിലെയും ഇന്റൽ കോർപ്പറേഷന്റെ വ്യാപാരമുദ്രകളാണ്. മറ്റ് അടയാളങ്ങളും ബ്രാൻഡുകളും മറ്റുള്ളവരുടെ സ്വത്തായി അവകാശപ്പെടാം. ഇന്റലിന്റെ സ്റ്റാൻഡേർഡ് വാറന്റിക്ക് അനുസൃതമായി അതിന്റെ എഫ്പിജിഎ, അർദ്ധചാലക ഉൽപ്പന്നങ്ങളുടെ പ്രകടനം നിലവിലെ സ്പെസിഫിക്കേഷനുകളിലേക്ക് ഇന്റൽ ഉറപ്പ് നൽകുന്നു, എന്നാൽ അറിയിപ്പ് കൂടാതെ ഏത് സമയത്തും ഏത് ഉൽപ്പന്നങ്ങളിലും സേവനങ്ങളിലും മാറ്റങ്ങൾ വരുത്താനുള്ള അവകാശം നിക്ഷിപ്തമാണ്. Intel രേഖാമൂലം സമ്മതിച്ചിട്ടുള്ളതല്ലാതെ ഇവിടെ വിവരിച്ചിരിക്കുന്ന ഏതെങ്കിലും വിവരങ്ങളുടെയോ ഉൽപ്പന്നത്തിന്റെയോ സേവനത്തിന്റെയോ ആപ്ലിക്കേഷനിൽ നിന്നോ ഉപയോഗത്തിൽ നിന്നോ ഉണ്ടാകുന്ന ഉത്തരവാദിത്തമോ ബാധ്യതയോ Intel ഏറ്റെടുക്കുന്നില്ല. പ്രസിദ്ധീകരിച്ച ഏതെങ്കിലും വിവരങ്ങളെ ആശ്രയിക്കുന്നതിന് മുമ്പും ഉൽപ്പന്നങ്ങൾക്കോ ​​സേവനങ്ങൾക്കോ ​​​​ഓർഡറുകൾ നൽകുന്നതിനുമുമ്പ് ഉപകരണ സവിശേഷതകളുടെ ഏറ്റവും പുതിയ പതിപ്പ് നേടുന്നതിന് ഇന്റൽ ഉപഭോക്താക്കൾക്ക് നിർദ്ദേശിക്കുന്നു.

പ്രമാണങ്ങൾ / വിഭവങ്ങൾ

intel UG-01166 Altera ഹൈ-സ്പീഡ് Reed-Solomon IP കോർ [pdf] ഉപയോക്തൃ ഗൈഡ്
UG-01166, Altera ഹൈ-സ്പീഡ് റീഡ്-സോളമൻ IP കോർ, റീഡ്-സോളമൻ IP കോർ, സോളമൻ IP കോർ, UG-01166, IP കോർ

റഫറൻസുകൾ

ഒരു അഭിപ്രായം ഇടൂ

നിങ്ങളുടെ ഇമെയിൽ വിലാസം പ്രസിദ്ധീകരിക്കില്ല. ആവശ്യമായ ഫീൽഡുകൾ അടയാളപ്പെടുത്തി *