ഉള്ളടക്കം മറയ്ക്കുക
1 STMicroelectronics STM32H5 സീരീസ് മൈക്രോകൺട്രോളറുകൾ
2 ആമുഖം
3 പൊതുവിവരം
4 ICACHE, DCACHE എന്നിവ കഴിഞ്ഞുview
5 ICACHE, DCACHE സവിശേഷതകൾ
6 ഉപസംഹാരം
7 പ്രമാണങ്ങൾ / വിഭവങ്ങൾ
7.1 റഫറൻസുകൾ

എസ്ടിമൈക്രോ ഇലക്ട്രോണിക്സ്-ലോഗോ

STMicroelectronics STM32H5 സീരീസ് മൈക്രോകൺട്രോളറുകൾ

STMicroelectronics-STM32H5-സീരീസ്-മൈക്രോകൺട്രോളറുകൾ-ഉൽപ്പന്നം

ആമുഖം

ഈ ആപ്ലിക്കേഷൻ കുറിപ്പ്, STMicroelectronics വികസിപ്പിച്ച ആദ്യത്തെ കാഷെകളായ ഇൻസ്ട്രക്ഷൻ കാഷെയും (ICACHE) ഡാറ്റാ കാഷെയും (DCACHE) വിവരിക്കുന്നു. Arm® Cortex®-M33 പ്രോസസറിൻ്റെ AHB ബസിൽ അവതരിപ്പിച്ച ICACHE, DCACHE എന്നിവ ചുവടെയുള്ള പട്ടികയിൽ നൽകിയിരിക്കുന്ന STM32 മൈക്രോകൺട്രോളറിൽ (MCUs) ഉൾച്ചേർത്തിരിക്കുന്നു. ഈ കാഷെകൾ ഉപയോക്താക്കൾക്ക് അവരുടെ ആപ്ലിക്കേഷൻ പ്രകടനം മെച്ചപ്പെടുത്താനും ആന്തരികവും ബാഹ്യവുമായ മെമ്മറികളിൽ നിന്ന് നിർദ്ദേശങ്ങളും ഡാറ്റയും ലഭിക്കുമ്പോൾ ഉപഭോഗം കുറയ്ക്കാനും അല്ലെങ്കിൽ ബാഹ്യ മെമ്മറികളിൽ നിന്നുള്ള ഡാറ്റ ട്രാഫിക്കിനും അനുവദിക്കുന്നു. ഈ പ്രമാണം സാധാരണ മുൻ നൽകുന്നുamples ICACHE, DCACHE സവിശേഷതകൾ ഹൈലൈറ്റ് ചെയ്യാനും അവയുടെ കോൺഫിഗറേഷൻ സുഗമമാക്കാനും.

പട്ടിക 1. ബാധകമായ ഉൽപ്പന്നങ്ങൾ

ടൈപ്പ് ചെയ്യുക ഉൽപ്പന്ന പരമ്പര
മൈക്രോകൺട്രോളറുകൾ STM32H5 സീരീസ്, STM32L5 സീരീസ്, STM32U5 സീരീസ്

പൊതുവിവരം

കുറിപ്പ്:

Arm® Cortex® കോർ അധിഷ്ഠിത ഉപകരണങ്ങളായ STM32 സീരീസ് മൈക്രോകൺട്രോളറുകൾക്ക് ഈ ആപ്ലിക്കേഷൻ കുറിപ്പ് ബാധകമാണ്. യുഎസിലും കൂടാതെ/അല്ലെങ്കിൽ മറ്റെവിടെയെങ്കിലും ആം ലിമിറ്റഡിൻ്റെ (അല്ലെങ്കിൽ അതിൻ്റെ അനുബന്ധ സ്ഥാപനങ്ങൾ) രജിസ്റ്റർ ചെയ്ത വ്യാപാരമുദ്രയാണ് ആം.

ICACHE, DCACHE എന്നിവ കഴിഞ്ഞുview

ഈ വിഭാഗം ഒരു ഓവർ നൽകുന്നുview STM32 Arm® Cortex® കോർ അടിസ്ഥാനമാക്കിയുള്ള മൈക്രോകൺട്രോളറുകളിൽ ഉൾച്ചേർത്ത ICACHE, DCACHE ഇൻ്റർഫേസുകളുടെ. ഈ വിഭാഗം ICACHE, DCACHE ഡയഗ്രമും സിസ്റ്റം ആർക്കിടെക്ചറിലെ സംയോജനവും വിശദമാക്കുന്നു.
STM32L5 സീരീസ് സ്മാർട്ട് ആർക്കിടെക്ചർ
ഒന്നിലധികം സ്ലേവുകളെ (ഫ്ലാഷ് മെമ്മറി, SRAM33/1, OCTOSPI2, അല്ലെങ്കിൽ FSMC പോലുള്ളവ) ആക്സസ് ചെയ്യാൻ ഒന്നിലധികം മാസ്റ്റേഴ്സിനെ (കോർട്ടെക്സ്-M1, ICACHE, DMA1/2, SDMMC1) അനുവദിക്കുന്ന ഒരു ബസ് മാട്രിക്സ് അടിസ്ഥാനമാക്കിയുള്ളതാണ് ഈ ആർക്കിടെക്ചർ. ചുവടെയുള്ള ചിത്രം STM32L5 സീരീസ് സ്മാർട്ട് ആർക്കിടെക്ചറിനെ വിവരിക്കുന്നു.

ചിത്രം 1. STM32L5 സീരീസ് സ്മാർട്ട് ആർക്കിടെക്ചർ

STMicroelectronics-STM32H5-സീരീസ്-മൈക്രോകൺട്രോളറുകൾ-fig-1

ഇൻ്റേണൽ മെമ്മറികളിൽ നിന്ന് (ഫ്ലാഷ് മെമ്മറി, SRAM33, അല്ലെങ്കിൽ SRAM8) കോഡോ ഡാറ്റയോ ഫാസ്റ്റ് ബസ് വഴിയും അതിലൂടെയും ലഭ്യമാക്കുമ്പോൾ, C-AHB ബസിന് പരിചയപ്പെടുത്തിയ 1-Kbyte ICACHE ഇൻ്റർഫേസ് ഉപയോഗിച്ച് Cortex-M2 പ്രകടനം മെച്ചപ്പെടുത്തുന്നു. സ്ലോ ബസിലൂടെ ബാഹ്യ ഓർമ്മകൾ (OCTOSPI1 അല്ലെങ്കിൽ FSMC).
STM32U5 സീരീസ് സ്മാർട്ട് ആർക്കിടെക്ചർ
ഒന്നിലധികം സ്ലേവുകളെ (ഫ്ലാഷ് മെമ്മറി, എച്ച്.കെ.പി.എസ്.ആർ.എം., എച്ച്.കെ.പി.ആർ.എം.എസ്.ആർ.എം., എച്ച്.കെ.പി.ആർ.എം.ആർ.എം.എസ്.ആർ.എം.എസ്.ആർ.എം.എസ്.ആർ.എ.എം., എച്ച്.കെ.പി.ആർ.എം.ആർ.എം. എച്ച്.എസ്.പി.ആർ.എം. എച്ച്.എസ്.പി.ആർ.എം. എച്ച്.എസ്. പി.ആർ.എ.എം. എച്ച്.എസ്. പി.ആർ.എ.എം.), എച്ച്.കെ.പി.ഐ.ആർ.എം.ആർ.എം. എച്ച്.എസ്.പി.ആർ.എം.ആർ.എം.എസ്.ആർ.എ.എം., എച്ച്.കെ.പി.ആർ.എ.എം.ആർ.എ.എം., എച്ച്.കെ.പി.ആർ.എ.എം.ആർ.എ.എം. എന്നിവ ആക്സസ് ചെയ്യാൻ അനുവദിക്കുന്ന ബസ് മാട്രിക്സ് അടിസ്ഥാനമാക്കിയുള്ളതാണ് ഈ ആർക്കിടെക്ചർ. OCTOSPI, അല്ലെങ്കിൽ FSMC).താഴെയുള്ള ചിത്രം STM33U2 സീരീസ് സ്മാർട്ട് ആർക്കിടെക്ചറിനെ വിവരിക്കുന്നു.

ചിത്രം 2. STM32U5 സീരീസ് സ്മാർട്ട് ആർക്കിടെക്ചർ

STMicroelectronics-STM32H5-സീരീസ്-മൈക്രോകൺട്രോളറുകൾ-fig-2

CACHE ഉപയോഗിക്കുന്നതിൽ നിന്ന് Cortex-M33, GPU2D ഇൻ്റർഫേസുകൾ എന്നിവ പ്രയോജനപ്പെടുന്നു.

  • ഇൻ്റേണൽ മെമ്മറികളിൽ നിന്ന് ഫാസ്റ്റ് ബസ് (ഫ്ലാഷ് മെമ്മറി, SRAM) വഴിയും ബാഹ്യ മെമ്മറികളിൽ നിന്ന് സ്ലോ ബസ് വഴിയും (OCTOSPI33/1, HSPI2, അല്ലെങ്കിൽ FSMC) കോഡ് അല്ലെങ്കിൽ ഡാറ്റ ലഭ്യമാക്കുമ്പോൾ ICACHE Cortex-M1-ൻ്റെ പ്രകടനം മെച്ചപ്പെടുത്തുന്നു. s‑bus (GFXMMU, OCTOSPI1/1, HSPI2, അല്ലെങ്കിൽ FSMC) വഴി ആന്തരികമോ ബാഹ്യമോ ആയ മെമ്മറികളിൽ നിന്ന് ഡാറ്റ ലഭ്യമാക്കുമ്പോൾ DCACHE1 പ്രകടനം മെച്ചപ്പെടുത്തുന്നു.
  •  M2 പോർട്ട് ബസിലൂടെ ആന്തരികവും ബാഹ്യവുമായ മെമ്മറികളിൽ നിന്ന് (GFXMMU, ഫ്ലാഷ് മെമ്മറി, SRAM-കൾ, OCTOSPI2/1, HSPI2, അല്ലെങ്കിൽ FSMC) ഡാറ്റ ലഭ്യമാക്കുമ്പോൾ DCACHE1 GPU0D-യുടെ പ്രകടനം മെച്ചപ്പെടുത്തുന്നു.

STM32H5 സീരീസ് സ്മാർട്ട് ആർക്കിടെക്ചർ
STM32H523/H533, STM32H563/H573, STM32H562 സ്മാർട്ട് ആർക്കിടെക്ചർ ഈ ആർക്കിടെക്ചർ ഒന്നിലധികം മാസ്റ്ററുകളെ (കോർട്ടെക്സ്-എം33, ICACHE, DCACHE, GPDMA-കൾ, ഇഥർനെറ്റ്, SDMMC-കൾ, ഒന്നിലധികം ഫ്ലാഷ് മെമ്മറികൾ, SRMPS-കൾ, SDMMC-കൾ എന്നിങ്ങനെ ആക്സസ് ചെയ്യാൻ) അനുവദിക്കുന്ന ഒരു ബസ് മാട്രിക്സ് അടിസ്ഥാനമാക്കിയുള്ളതാണ്. , OCTOSPI, FMC). ചുവടെയുള്ള ചിത്രം STM32H5 സീരീസ് സ്മാർട്ട് ആർക്കിടെക്ചറിനെ വിവരിക്കുന്നു.

ചിത്രം 3. STM32H563/H573, STM32H562 സീരീസ് സ്മാർട്ട് ആർക്കിടെക്ചർ

STMicroelectronics-STM32H5-സീരീസ്-മൈക്രോകൺട്രോളറുകൾ-fig-3

CACHE ഉപയോഗിക്കുന്നതിൽ നിന്ന് Cortex-M33 പ്രയോജനപ്പെടുന്നു.

  • ഒരു ഫാസ്റ്റ് ബസ് (ഫ്ലാഷ് മെമ്മറി, SRAM-കൾ) വഴിയും ബാഹ്യ മെമ്മറികളിൽ നിന്ന് സ്ലോ ബസ് വഴിയും (OCTOSPI, FMC) ആന്തരിക മെമ്മറികളിൽ നിന്ന് കോഡോ ഡാറ്റയോ ലഭ്യമാക്കുമ്പോൾ ICACHE Cortex-M33-ൻ്റെ പ്രകടനം മെച്ചപ്പെടുത്തുന്നു.
  • സ്ലോ ബസ് (OCTOSPI, FMC) വഴി ബാഹ്യ ഓർമ്മകളിൽ നിന്ന് ഡാറ്റ എടുക്കുമ്പോൾ DCACHE പ്രകടനം മെച്ചപ്പെടുത്തുന്നു.

STM32H503 സ്മാർട്ട് ആർക്കിടെക്ചർ
ഒന്നിലധികം സ്ലേവുകളെ (ഫ്ലാഷ് മെമ്മറി, SRAM, BKPSRAM പോലുള്ളവ) ആക്സസ് ചെയ്യാൻ ഒന്നിലധികം മാസ്റ്റേഴ്സിനെ (കോർട്ടെക്സ്-M33, ICACHE, GPDMA) അനുവദിക്കുന്ന ഒരു ബസ് മാട്രിക്സ് അടിസ്ഥാനമാക്കിയുള്ളതാണ് ഈ ആർക്കിടെക്ചർ. ചുവടെയുള്ള ചിത്രം STM32H5 സീരീസ് സ്മാർട്ട് ആർക്കിടെക്ചറിനെ വിവരിക്കുന്നു.

ചിത്രം 4. STM32H503 സീരീസ് സ്മാർട്ട് ആർക്കിടെക്ചർ

STMicroelectronics-STM32H5-സീരീസ്-മൈക്രോകൺട്രോളറുകൾ-fig-4

CACHE ഉപയോഗിക്കുന്നതിൽ നിന്ന് Cortex-M33 പ്രയോജനപ്പെടുന്നു.

  • ഫാസ്റ്റ് ബസ് (ഫ്ലാഷ് മെമ്മറി, SRAM-കൾ) വഴി ആന്തരിക മെമ്മറികളിൽ നിന്ന് കോഡോ ഡാറ്റയോ ലഭ്യമാക്കുമ്പോൾ ICACHE Cortex-M33-ൻ്റെ പ്രകടനം മെച്ചപ്പെടുത്തുന്നു.

ICACHE ബ്ലോക്ക് ഡയഗ്രം
ICACHE ബ്ലോക്ക് ഡയഗ്രം ചുവടെയുള്ള ചിത്രത്തിൽ നൽകിയിരിക്കുന്നു.

ചിത്രം 5. ICACHE ബ്ലോക്ക് ഡയഗ്രം

STMicroelectronics-STM32H5-സീരീസ്-മൈക്രോകൺട്രോളറുകൾ-fig-5

ICACHE മെമ്മറിയിൽ ഇവ ഉൾപ്പെടുന്നു:

  • ദി TAG ഇതോടൊപ്പം മെമ്മറി:
    • വിലാസം tags കാഷെ ഡാറ്റ മെമ്മറിയിൽ ഏത് ഡാറ്റയാണ് അടങ്ങിയിരിക്കുന്നതെന്ന് അത് സൂചിപ്പിക്കുന്നു
    • സാധുത ബിറ്റുകൾ
  •  കാഷെ ചെയ്ത ഡാറ്റ അടങ്ങുന്ന ഡാറ്റ മെമ്മറി

DCACHE ബ്ലോക്ക് ഡയഗ്രം
DCACHE ബ്ലോക്ക് ഡയഗ്രം ചുവടെയുള്ള ചിത്രത്തിൽ നൽകിയിരിക്കുന്നു.

ചിത്രം 6. DCACHE ബ്ലോക്ക് ഡയഗ്രം

STMicroelectronics-STM32H5-സീരീസ്-മൈക്രോകൺട്രോളറുകൾ-fig-6

DCACHE മെമ്മറിയിൽ ഉൾപ്പെടുന്നു:

  • ദി TAG ഇതോടൊപ്പം മെമ്മറി:
    • വിലാസം tags കാഷെ ഡാറ്റ മെമ്മറിയിൽ ഏത് ഡാറ്റയാണ് അടങ്ങിയിരിക്കുന്നതെന്ന് അത് സൂചിപ്പിക്കുന്നു
    • സാധുത ബിറ്റുകൾ
    • പ്രിവിലേജ് ബിറ്റുകൾ
    • വൃത്തികെട്ട കഷണങ്ങൾ
  • കാഷെ ചെയ്ത ഡാറ്റ അടങ്ങുന്ന ഡാറ്റ മെമ്മറി

ICACHE, DCACHE സവിശേഷതകൾ

ഇരട്ട യജമാനന്മാർ
ICACHE AHB ബസ് മാട്രിക്സ് ആക്സസ് ചെയ്യുന്നു:

  • ഒരു AHB മാസ്റ്റർ പോർട്ട്: master1 (ഫാസ്റ്റ് ബസ്)
  • രണ്ട് എഎച്ച്ബി മാസ്റ്റർ പോർട്ടുകൾ: master1 (ഫാസ്റ്റ് ബസ്), മാസ്റ്റർ2 (സ്ലോ ബസ്)

കാഷെ മിസ്സുകളിലെ സിപിയു സ്റ്റാളുകൾ കുറയ്ക്കുന്നതിന്, വ്യത്യസ്ത മെമ്മറി റീജിയണുകൾ (ഇൻ്റണൽ ഫ്ലാഷ് മെമ്മറി, ഇൻ്റേണൽ എസ്ആർഎം, എക്‌സ്‌റ്റേണൽ മെമ്മറി എന്നിവ പോലുള്ളവ) ആക്‌സസ് ചെയ്യുമ്പോൾ ട്രാഫിക് ഡീകൂപ്പ് ചെയ്യാൻ ഈ സവിശേഷത അനുവദിക്കുന്നു. ഇനിപ്പറയുന്ന പട്ടിക മെമ്മറി പ്രദേശങ്ങളും അവയുടെ വിലാസങ്ങളും സംഗ്രഹിക്കുന്നു.

പട്ടിക 2. മെമ്മറി പ്രദേശങ്ങളും അവയുടെ വിലാസങ്ങളും

പെരിഫറൽ കാഷെ ചെയ്യാവുന്ന മെമ്മറി ആക്സസ് കാഷെ ചെയ്യാവുന്ന മെമ്മറി ആക്സസ് അല്ല
 

 

ടൈപ്പ് ചെയ്യുക

  

 

പേര്

  

 

ഉൽപ്പന്നത്തിൻ്റെ പേരും പ്രദേശത്തിൻ്റെ വലിപ്പവും

  

 

ബസിന്റെ പേര്

  

സുരക്ഷിതമല്ലാത്ത മേഖല ആരംഭിക്കുന്ന വിലാസം

 സുരക്ഷിതവും സുരക്ഷിതമല്ലാത്തതുമായ വിളിക്കാവുന്ന പ്രദേശത്തിൻ്റെ ആരംഭ വിലാസം  

 

ബസിന്റെ പേര്

  

സുരക്ഷിതമല്ലാത്ത മേഖല ആരംഭിക്കുന്ന വിലാസം

 സുരക്ഷിതവും സുരക്ഷിതമല്ലാത്തതുമായ വിളിക്കാവുന്ന പ്രദേശത്തിൻ്റെ ആരംഭ വിലാസം
 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ആന്തരികം

  

 

 

 

 

 

 

ഫ്ലാഷ്

 STM32H503 128 കെ.ബി  

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ICACHE

അതിവേഗ ബസ്

  

 

 

 

 

 

 

0x0800 0000

 N/A  

 

 

 

 

 

 

N/A

  

 

 

 

 

 

 

N/A

  

 

 

 

 

 

 

N/A
STM32L5

സീരീസ്/ STM32U535/ 545/ STM32H523/ 533

  

 

512 കെ.ബി

  

 

 

 

 

 

0x0C00 0000
STM32U575/ 585

STM32H563/ 573/562

  

 

2 MB
STM32U59x/

5Ax/5Fx/5Gx

 4 MB
 

 

 

 

 

 

SRAM1

 STM32H503 16 കെ.ബി  

 

 

 

 

 

0x0A00 0000

 N/A  

 

 

 

 

 

 

 

എസ്-ബസ്

  

 

 

 

 

 

0x2000 0000

  

 

 

 

 

 

0x3000 0000
STM32L5

series/ STM32U535/ 545/575/585

  

192 കെ.ബി

  

 

 

 

 

0x0E00 0000
STM32H523/ 533 128 കെ.ബി
STM32H563/ 573/562 256 കെ.ബി
STM32U59x/

5Ax/5Fx/5Gx

 768 കെ.ബി
 

 

 

 

SRAM2

 STM32H503

പരമ്പര

 16 കെ.ബി 0x0A00 4000 N/A 0x2000 4000 N/A
STM32L5

series/ STM32U535/ 545/575/585

  

64 കെ.ബി

  

0x0A03 0000

  

0x0E03 0000

  

0x2003 0000

  

0x3003 0000
STM32H523/ 533 64 കെ.ബി  

0x0A04 0000

  

0x0E04 0000

  

0x2004 0000

  

0x3004 0000
പെരിഫറൽ കാഷെ ചെയ്യാവുന്ന മെമ്മറി ആക്സസ് കാഷെ ചെയ്യാവുന്ന മെമ്മറി ആക്സസ് അല്ല
 

 

 

 

 

 

 

 

 

ആന്തരികം

  

 

SRAM2

 STM32H563/ 573/562 80 കെ.ബി  

 

 

 

 

 

 

 

ICACHE

അതിവേഗ ബസ്

 0x0A04 0000 0x0E04 0000  

 

 

 

 

 

 

 

 

 

 

 

 

 

 

എസ്-ബസ്

 0x2004 0000 0x3004 0000
STM32U59x/

5Ax/5Fx/5Gx

 64 കെ.ബി 0x0A0C 0000 0x0E0C 0000 0x200C 0000 0x300C 0000
 

 

 

 

SRAM3

 STM32U575/ 585 512 കെ.ബി 0x0A04 0000 0x0E04 0000 0x2004 0000 0x3004 0000
STM32H523/ 533 64 കെ.ബി  

 

0x0A05 0000

  

 

0x0E05 0000

  

 

0x2005 0000

  

 

0x3005 0000
STM32H563/ 573/562 320 കെ.ബി
STM32U59x/

5Ax/5Fx/5Gx

 832 കെ.ബി 0x0A0D 0000 0x0E0D 0000 0x200D 0000 0x300D 0000
SRAM5 STM32U59x/

5Ax/5Fx/5Gx

 832 കെ.ബി 0x0A1A 0000 0x0E1A 0000 0x201A 0000 0x301A 0000
SRAM6 STM32U5Fx/

5Gx

 512 കെ.ബി 0x0A27 0000 0x0E27 0000 0x2027 0000  

 

 

 

 

 

 

 

 

 

 

 

N/A
 

 

 

 

 

 

 

 

 

 

 

ബാഹ്യ

 HSPI1 STM32U59x/

5Ax/5Fx/5Gx

  

 

 

 

 

 

 

 

 

 

 

256 MB

  

 

 

 

 

 

 

 

 

 

ICACHE

വേഗത കുറഞ്ഞ ബസ്

(1)

  

 

 

 

 

 

അപരനാമ വിലാസം [0x0000 0000

0x07FF FFFF വരെ] അല്ലെങ്കിൽ [0x1000 0000:0x1FFF

FFFF] റീമാപ്പിംഗ് സവിശേഷത വഴി നിർവചിച്ചിരിക്കുന്നു

  

 

 

 

 

 

 

 

 

 

 

N/A

 0xA000 0000
FMC SDRAM STM32H563/ 573/562 0xC000 0000
 

OCTOSPI1

ബാങ്ക് സുരക്ഷിതമല്ല

 STM32L5/U5

പരമ്പര

STM32H563/ 573/562

  

 

0x9000 0000
 

എഫ്എംസി ബാങ്ക് 3

സുരക്ഷിതമല്ലാത്ത

 STM32L5/U5

പരമ്പര

STM32H563/ 573/562

  

 

0x8000 0000
OCTOSPI2

ബാങ്ക് സുരക്ഷിതമല്ല

 STM32U575/

585/59x/5Ax/

5Fx/5Gx

  

0x7000 0000
 

എഫ്എംസി ബാങ്ക് 1

സുരക്ഷിതമല്ലാത്ത

 STM32L5/U5

പരമ്പര

STM32H563/ 573/562

  

 

0x6000 0000

1. അത്തരം പ്രദേശങ്ങൾ റീമാപ്പ് ചെയ്യുമ്പോൾ തിരഞ്ഞെടുക്കേണ്ടതാണ്.

1-വേ വേഴ്സസ് 2-വേ ICACHE
ഡിഫോൾട്ടായി, ICACHE കോൺഫിഗർ ചെയ്തിരിക്കുന്നത് അസോസിയേറ്റീവ് ഓപ്പറേറ്റിംഗ് മോഡിലാണ് (രണ്ട് വഴികൾ പ്രവർത്തനക്ഷമമാക്കി), എന്നാൽ വളരെ കുറഞ്ഞ ഊർജ്ജ ഉപഭോഗം ആവശ്യമുള്ള ആപ്ലിക്കേഷനുകൾക്കായി, ഡയറക്ട്-മാപ്പ് ചെയ്ത മോഡിൽ (വൺ-വേ പ്രവർത്തനക്ഷമമാക്കിയത്) ICACHE കോൺഫിഗർ ചെയ്യാൻ സാധിക്കും. ICACHE_CR-ലെ WAYSEL ബിറ്റ് ഉപയോഗിച്ചാണ് ICACHE കോൺഫിഗറേഷൻ ഇനിപ്പറയുന്ന രീതിയിൽ ചെയ്യുന്നത്:

  • WAYSEL = 0: ഡയറക്ട് മാപ്പ് ചെയ്ത ഓപ്പറേറ്റിംഗ് മോഡ് (1-വേ)
  • WAYSEL = 1 (ഡിഫോൾട്ട്): അസോസിയേറ്റീവ് ഓപ്പറേറ്റിംഗ് മോഡ് (2-വേ)

പട്ടിക 3. 1-വേ വേഴ്സസ് 2-വേ ICACHE

പരാമീറ്റർ 1-വേ ICACHE 2-വേ ICACHE
കാഷെ വലുപ്പം (കെബൈറ്റുകൾ) 8(1)/32(2)
നിരവധി വഴികൾ കാഷെ ചെയ്യുക 1 2
കാഷെ ലൈൻ വലിപ്പം 128 ബിറ്റുകൾ (16 ബൈറ്റുകൾ)
കാഷെ ലൈനുകളുടെ എണ്ണം 512(1)/2048(2) ഓരോ വഴിക്കും 256(1)/1024(2).
  1. STM32L5 സീരീസ് /STM32H5 സീരീസ് /STM32U535/545/575/585
  2. For STM32U59x/5Ax/5Fx/5Gx

പൊട്ടിത്തെറി തരം
ചില Octo-SPI മെമ്മറികൾ WRAP ബർസ്റ്റിനെ പിന്തുണയ്ക്കുന്നു, ഇത് ക്രിട്ടിക്കൽ വേഡ്-ഫസ്റ്റ് ഫീച്ചർ പ്രകടനത്തിൻ്റെ പ്രയോജനം നൽകുന്നു. റീമാപ്പ് ചെയ്‌ത പ്രദേശങ്ങൾക്കായുള്ള AHB മെമ്മറി ഇടപാടിൻ്റെ ICACHE ബർസ്റ്റ് തരം കോൺഫിഗർ ചെയ്യാവുന്നതാണ്. ഇത് ICACHE_CRRx രജിസ്റ്ററിലെ HBURST ബിറ്റ് ഉപയോഗിച്ച് തിരഞ്ഞെടുത്ത ഇൻക്രിമെൻ്റൽ ബർസ്റ്റ് അല്ലെങ്കിൽ WRAP ബർസ്റ്റ് നടപ്പിലാക്കുന്നു. WRAP ഉം ഇൻക്രിമെൻ്റൽ ബർസ്റ്റുകളും തമ്മിലുള്ള വ്യത്യാസങ്ങൾ ചുവടെ നൽകിയിരിക്കുന്നു (ചിത്രവും കാണുക):

  • റാപ് പൊട്ടിത്തെറി:
    • കാഷെ ലൈൻ വലുപ്പം = 128 ബിറ്റുകൾ
    • വിലാസം ആരംഭിക്കാൻ പൊട്ടിത്തെറിക്കുക = സിപിയു അഭ്യർത്ഥിച്ച ആദ്യത്തെ ഡാറ്റയുടെ പദ വിലാസം
  •  വർദ്ധിച്ചുവരുന്ന പൊട്ടിത്തെറി:
    • കാഷെ ലൈൻ വലുപ്പം = 128 ബിറ്റുകൾ
    • ബേസ്റ്റ് ആരംഭ വിലാസം = അഭ്യർത്ഥിച്ച വാക്ക് അടങ്ങുന്ന കാഷെ ലൈനിൻ്റെ അതിർത്തിയിൽ വിന്യസിച്ചിരിക്കുന്ന വിലാസം

ചിത്രം 7. ഇൻക്രിമെൻ്റൽ വേഴ്സസ് WRAP ബർസ്റ്റ്

STMicroelectronics-STM32H5-സീരീസ്-മൈക്രോകൺട്രോളറുകൾ-fig-9

കാഷെ ചെയ്യാവുന്ന പ്രദേശങ്ങളും റീമാപ്പിംഗ് ഫീച്ചറും
C-AHB ബസ് വഴി ICACHE Cortex-M33 ലേക്ക് ബന്ധിപ്പിച്ചിരിക്കുന്നു കൂടാതെ വിലാസങ്ങളിൽ നിന്ന് കോഡ് മേഖല കാഷെ ചെയ്യുന്നു [0x0000 0000 to 0x1FFF FFFF]. ബാഹ്യ മെമ്മറികൾ [0x6000 0000 മുതൽ 0xAFFF FFFF] പരിധിയിലുള്ള ഒരു വിലാസത്തിൽ മാപ്പ് ചെയ്‌തിരിക്കുന്നതിനാൽ, ഏതെങ്കിലും ബാഹ്യ മെമ്മറി മേഖലയെ [0x0000 0000 മുതൽ 0x07FF FFFF] പരിധിയിലുള്ള വിലാസത്തിൽ റീമാപ്പ് ചെയ്യാൻ അനുവദിക്കുന്ന റീമാപ്പ് സവിശേഷതയെ ICACHE പിന്തുണയ്ക്കുന്നു. [0x1000 0000 മുതൽ 0x1FFF FFFF വരെ], കൂടാതെ C-AHB ബസിലൂടെ ആക്‌സസ് ചെയ്യാനും. ഈ സവിശേഷത ഉപയോഗിച്ച് നാല് എക്‌സ്‌റ്റേണൽ മെമ്മറി റീജിയണുകൾ വരെ റീമാപ്പ് ചെയ്യാൻ കഴിയും. ഒരു പ്രദേശം റീമാപ്പ് ചെയ്‌തുകഴിഞ്ഞാൽ, ICACHE പ്രവർത്തനരഹിതമായാലും ഇടപാട് കാഷെ ചെയ്യാനാകുന്നില്ലെങ്കിൽ പോലും റീമാപ്പ് പ്രവർത്തനം നടക്കുന്നു. മെമ്മറി പ്രൊട്ടക്ഷൻ യൂണിറ്റിലെ (എംപിയു) ഉപയോക്താവിന് കാഷെ ചെയ്യാവുന്ന മെമ്മറി റീജിയണുകൾ ഡീഫൈ ചെയ്യാനും പ്രോഗ്രാം ചെയ്യാനും കഴിയും. ചുവടെയുള്ള പട്ടിക STM32L5, STM32U5 സീരീസ് മെമ്മറികളുടെ കോൺഫിഗറേഷനുകൾ സംഗ്രഹിക്കുന്നു.

പട്ടിക 4. STM32L5, STM32U5 സീരീസ് മെമ്മറികളുടെ കോൺഫിഗറേഷൻ

 

ഉൽപ്പന്ന മെമ്മറി

 കാഷെ ചെയ്യാവുന്നത്

(എംപിയു പ്രോഗ്രാമിംഗ്)

 ICACHE-യിൽ റീമാപ്പ് ചെയ്തു

(ICACHE_CRRx പ്രോഗ്രാമിംഗ്)
ഫ്ലാഷ് മെമ്മറി ഉവ്വോ ഇല്ലയോ  

ആവശ്യമില്ല
SRAM ശുപാർശ ചെയ്തിട്ടില്ല
ബാഹ്യ ഓർമ്മകൾ (HSPI/ OCTOSPI അല്ലെങ്കിൽ FSMC) ഉവ്വോ ഇല്ലയോ ഉപയോക്താവിന് C- AHB ബസിൽ ബാഹ്യ കോഡ് ലഭിക്കണമെങ്കിൽ ആവശ്യമാണ് (മറ്റുള്ളവ S-AHB ബസിൽ)

ICACHE എക്‌സ്‌റ്റേണൽ മെമ്മറി റീമാപ്പിംഗിൻ്റെ പ്രയോജനം
മുൻampകോഡ് എക്‌സിക്യൂഷൻ സമയത്ത് ICACHE മെച്ചപ്പെടുത്തിയ പ്രകടനത്തിൽ നിന്ന് എങ്ങനെ പ്രയോജനം നേടാം അല്ലെങ്കിൽ ഒരു ബാഹ്യ 8-Mbyte എക്‌സ്‌റ്റേണൽ Octo-SPI മെമ്മറി (ബാഹ്യ ഫ്ലാഷ് മെമ്മറി അല്ലെങ്കിൽ റാം പോലുള്ളവ) ആക്‌സസ് ചെയ്യുമ്പോൾ ഡാറ്റ റീഡ് ചെയ്യുന്നത് എങ്ങനെയെന്ന് ചുവടെയുള്ള ചിത്രത്തിൽ കാണിക്കുന്നു.

ചിത്രം 8. ഒക്ടോ-എസ്പിഐ മെമ്മറി റീമാപ്പ് ഉദാample

STMicroelectronics-STM32H5-സീരീസ്-മൈക്രോകൺട്രോളറുകൾ-fig-7

ഈ ബാഹ്യ മെമ്മറി റീമാപ്പ് ചെയ്യുന്നതിന് ഇനിപ്പറയുന്ന ഘട്ടങ്ങൾ ആവശ്യമാണ്:

ബാഹ്യ മെമ്മറിക്കുള്ള OCTOSPI കോൺഫിഗറേഷൻ

മെമ്മറി മാപ്പ് ചെയ്‌ത മോഡിൽ എക്‌സ്‌റ്റേണൽ മെമ്മറി ആക്‌സസ് ചെയ്യുന്നതിനായി OCTOSPI ഇൻ്റർഫേസ് കോൺഫിഗർ ചെയ്യുക (ബാഹ്യ മെമ്മറി [0x9000 0000 മുതൽ 0x9FFF FFFF] റീജിയണിൽ മാപ്പ് ചെയ്‌ത ഇൻ്റേണൽ മെമ്മറിയായി കാണപ്പെടുന്നു). ബാഹ്യ മെമ്മറി വലുപ്പം 8 Mbytes ആയതിനാൽ, ഇത് [0x9000 0000 to 0x907F FFFF] മേഖലയിൽ കാണപ്പെടുന്നു. ഈ മേഖലയിലെ എക്‌സ്‌റ്റേണൽ മെമ്മറി എസ്-ബസ് വഴി ആക്‌സസ് ചെയ്യപ്പെടുന്നു, അത് കാഷെ ചെയ്യാനാകുന്നില്ല. ഈ മേഖല റീമാപ്പ് ചെയ്യുന്നതിനായി അടുത്ത ഘട്ടം ICACHE കോൺഫിഗറേഷൻ കാണിക്കുന്നു.
കുറിപ്പ്: മെമ്മറി-മാപ്പ് ചെയ്ത മോഡിൽ OCTOSPI കോൺഫിഗറേഷനായി, STM32 മൈക്രോകൺട്രോളറുകളിലെ (AN5050) ആപ്ലിക്കേഷൻ നോട്ട് Octo‑ SPI ഇൻ്റർഫേസ് കാണുക.

എക്‌സ്‌റ്റേണൽ മെമ്മറി-മാപ്പ് ചെയ്‌ത പ്രദേശം റീമാപ്പ് ചെയ്യുന്നതിനുള്ള ICACHE കോൺഫിഗറേഷൻ
[8x0 9000 മുതൽ 0000x0F FFFF] മേഖലയിൽ സ്ഥാപിച്ചിട്ടുള്ള 907 Mbytes [0x1000 0000 മുതൽ 0x107F FFFF] മേഖലയിലേക്ക് റീമാപ്പ് ചെയ്യുന്നു. സ്ലോ ബസ് (ICACHE master2 ബസ്) വഴി അവ ആക്സസ് ചെയ്യാൻ കഴിയും.

  • ICACHE_CR രജിസ്റ്റർ കോൺഫിഗറേഷൻ
    • EN = 0 ഉപയോഗിച്ച് ICACHE പ്രവർത്തനരഹിതമാക്കുക.
    • യഥാക്രമം WAYSEL = 1 അല്ലെങ്കിൽ 2 ഉപയോഗിച്ച് 0-വേ അല്ലെങ്കിൽ 1-വേ (അപ്ലിക്കേഷൻ ആവശ്യകതകൾ അനുസരിച്ച്) തിരഞ്ഞെടുക്കുക.
  • ICACHE_CRRx രജിസ്റ്റർ കോൺഫിഗറേഷൻ (നാല് മേഖലകൾ വരെ, x = 0 മുതൽ 3 വരെ)
    • BASEADDR [0:1000] = 0000x28 ഉപയോഗിച്ച് 21x0 80 അടിസ്ഥാന വിലാസം (റീമാപ്പ് വിലാസം) തിരഞ്ഞെടുക്കുക.
    • RSIZE[8:2] = 0x0 ഉപയോഗിച്ച് റീമാപ്പ് ചെയ്യാൻ 3-Mbyte റീജിയൻ സൈസ് തിരഞ്ഞെടുക്കുക.
    • 0x9000 0000 റീമാപ്പ് ചെയ്ത വിലാസം REMAPADDR[31:21] = 0x480 തിരഞ്ഞെടുക്കുക.
    • MSTSEL = 2 ഉള്ള ബാഹ്യ മെമ്മറികൾക്കായി ICACHE AHB master1 പോർട്ട് തിരഞ്ഞെടുക്കുക.
    • HBURST = 0 ഉള്ള WRAP ബർസ്റ്റ് തരം തിരഞ്ഞെടുക്കുക.
    • REN = 1 ഉപയോഗിച്ച് റീജിയൻ x-നായി റീമാപ്പിംഗ് പ്രവർത്തനക്ഷമമാക്കുക.

റീമാപ്പ് പ്രവർത്തനക്ഷമമാക്കിയ ശേഷം IAR ഉപയോഗിച്ച് മെമ്മറി റീജിയണുകൾ എങ്ങനെ കാണപ്പെടുമെന്ന് ഇനിപ്പറയുന്ന ചിത്രം കാണിക്കുന്നു.

ചിത്രം 9. മെമ്മറി റീജിയണുകൾ റീമാപ്പ് ചെയ്യുന്നു ഉദാample

STMicroelectronics-STM32H5-സീരീസ്-മൈക്രോകൺട്രോളറുകൾ-fig-8

8-Mbyte എക്‌സ്‌റ്റേണൽ മെമ്മറി ഇപ്പോൾ റീമാപ്പ് ചെയ്‌തു, [0x1000 0000 മുതൽ 0x107F FFFF] മേഖലയിൽ ആക്‌സസ് ചെയ്യാൻ കഴിയും.

ICACHE പ്രവർത്തനക്ഷമമാക്കുക

  • ICACHE_CR രജിസ്റ്റർ കോൺഫിഗറേഷൻ EN = 1 ഉപയോഗിച്ച് ICACHE പ്രാപ്തമാക്കുക.

ഹിറ്റ് ആൻഡ് മിസ് മോണിറ്ററുകൾ
പ്രകടന വിശകലനത്തിനായി ICACHE രണ്ട് മോണിറ്ററുകൾ നൽകുന്നു: ഒരു 32-ബിറ്റ് ഹിറ്റ് മോണിറ്ററും 16-ബിറ്റ് മിസ് മോണിറ്ററും.

  • ഹിറ്റ് മോണിറ്റർ ICACHE ഉള്ളടക്കം (കാഷെയിൽ ഇതിനകം ലഭ്യമായ ഡാറ്റ) ഹിറ്റ് ചെയ്യുന്ന സ്ലേവ് കാഷെ പോർട്ടിലെ കാഷെ ചെയ്യാവുന്ന AHB ഇടപാടുകൾ കണക്കാക്കുന്നു. ഹിറ്റ് മോണിറ്റർ കൗണ്ടർ ICACHE_HMONR രജിസ്റ്ററിൽ ലഭ്യമാണ്.
  • ICACHE ഉള്ളടക്കം നഷ്‌ടപ്പെടുത്തുന്ന സ്ലേവ് കാഷെ പോർട്ടിലെ കാഷെ ചെയ്യാവുന്ന AHB ഇടപാടുകൾ മിസ് മോണിറ്റർ കണക്കാക്കുന്നു (കാഷെയിൽ ഇതിനകം ലഭ്യമായ ഡാറ്റ ലഭ്യമല്ല). നഷ്‌ടമായ മോണിറ്റർ കൗണ്ടർ ICACHE_MMONR രജിസ്റ്ററിൽ ലഭ്യമാണ്.

കുറിപ്പ്:

ഈ രണ്ട് മോണിറ്ററുകളും അവയുടെ പരമാവധി മൂല്യങ്ങളിൽ എത്തുമ്പോൾ പൊതിയുന്നില്ല. ICACHE_CR രജിസ്റ്ററിലെ ഇനിപ്പറയുന്ന ബിറ്റുകളിൽ നിന്നാണ് ഈ മോണിറ്ററുകൾ നിയന്ത്രിക്കുന്നത്:

  • ഹിറ്റ് (യഥാക്രമം മിസ്) മോണിറ്റർ പ്രവർത്തനക്ഷമമാക്കാൻ/നിർത്താൻ HITMEN ബിറ്റ് (യഥാക്രമം MISSMEN ബിറ്റ്)
  • ഹിറ്റ് (യഥാക്രമം മിസ്) മോണിറ്റർ പുനഃസജ്ജമാക്കാൻ HITMRST ബിറ്റ് (യഥാക്രമം MISSMRST ബിറ്റ്) ഡിഫോൾട്ടായി, വൈദ്യുതി ഉപഭോഗം കുറയ്ക്കുന്നതിന് തീസിസ് മോണിറ്ററുകൾ പ്രവർത്തനരഹിതമാക്കുന്നു.

ICACHE പരിപാലനം
ICACHE_CR രജിസ്റ്ററിൽ CACHEINV ബിറ്റ് സജ്ജീകരിക്കുന്നതിലൂടെ സോഫ്‌റ്റ്‌വെയറിന് ICACHE അസാധുവാക്കാനാകും. ഈ പ്രവർത്തനം മുഴുവൻ കാഷെയും അസാധുവാക്കുന്നു, അത് ശൂന്യമാക്കുന്നു. അതേസമയം, റീമാപ്പ് ചെയ്‌ത ചില പ്രദേശങ്ങൾ പ്രവർത്തനക്ഷമമാക്കിയിട്ടുണ്ടെങ്കിൽ, ICACHE പ്രവർത്തനരഹിതമാക്കിയിരിക്കുമ്പോഴും റീമാപ്പ് ഫീച്ചർ സജീവമായിരിക്കും. ICACHE റീഡ് ട്രാൻസാക്ഷനുകൾ മാത്രം കൈകാര്യം ചെയ്യുന്നതിനാൽ, എഴുത്ത് ഇടപാടുകൾ കൈകാര്യം ചെയ്യാത്തതിനാൽ, റൈറ്റുകളുടെ കാര്യത്തിൽ അത് യോജിപ്പ് ഉറപ്പാക്കുന്നില്ല. തൽഫലമായി, ഒരു പ്രദേശം പ്രോഗ്രാം ചെയ്തതിന് ശേഷം സോഫ്റ്റ്‌വെയർ ICACHE അസാധുവാക്കിയിരിക്കണം.

ICACHE സുരക്ഷ
GTZC TZSC സുരക്ഷിത കോൺഫിഗറേഷൻ രജിസ്റ്ററിലൂടെ സുരക്ഷിതമായി ക്രമീകരിക്കാൻ കഴിയുന്ന ഒരു സുരക്ഷിതമായ പെരിഫറലാണ് ICACHE. ഇത് സുരക്ഷിതമായി കോൺഫിഗർ ചെയ്യുമ്പോൾ, ICACHE രജിസ്റ്ററുകളിലേക്ക് സുരക്ഷിതമായ ആക്‌സസ്സ് മാത്രമേ അനുവദിക്കൂ. GTZC TZSC പ്രിവിലേജ് കോൺഫിഗറേഷൻ രജിസ്റ്ററിലൂടെയും ICACHE വിശേഷാധികാരം ക്രമീകരിക്കാവുന്നതാണ്. ICACHE എന്നത് പ്രത്യേകാവകാശമുള്ളതായി കോൺഫിഗർ ചെയ്യുമ്പോൾ, ICACHE രജിസ്റ്ററുകളിലേക്ക് പ്രിവിലേജ്ഡ് ആക്‌സസ്സ് മാത്രമേ അനുവദിക്കൂ. സ്ഥിരസ്ഥിതിയായി, GTZC TZSC വഴി ICACHE സുരക്ഷിതമല്ലാത്തതും പ്രത്യേകാവകാശമില്ലാത്തതുമാണ്.

ഇവൻ്റ് ആൻഡ് ഇൻ്ററപ്റ്റ് മാനേജ്മെൻ്റ്

ICACHE_SR-ൽ ERRF ഫ്ലാഗ് സജ്ജീകരിക്കുന്നതിലൂടെ ICACHE പ്രവർത്തനപരമായ പിശകുകൾ കണ്ടെത്തുമ്പോൾ നിയന്ത്രിക്കുന്നു. ERRIE ബിറ്റ് ICACHE_IER-ൽ സജ്ജീകരിച്ചിട്ടുണ്ടെങ്കിൽ ഒരു തടസ്സവും സൃഷ്ടിക്കാൻ കഴിയും. ICACHE അസാധുവാകുന്ന സാഹചര്യത്തിൽ, കാഷെ തിരക്കുള്ള അവസ്ഥ പൂർത്തിയാകുമ്പോൾ, ICACHE_SR-ൽ BSYENDF ഫ്ലാഗ് സജ്ജീകരിച്ചിരിക്കുന്നു. ICACHE_IER-ൽ BSYENDIE ബിറ്റ് സജ്ജമാക്കിയാൽ ഒരു തടസ്സവും സൃഷ്ടിക്കാൻ കഴിയും. ചുവടെയുള്ള പട്ടിക ICACHE തടസ്സങ്ങളും ഇവൻ്റ് ഫ്ലാഗുകളും ലിസ്റ്റുചെയ്യുന്നു.

പട്ടിക 5. ICACHE തടസ്സവും ഇവൻ്റ് മാനേജ്മെൻ്റ് ബിറ്റുകളും

രജിസ്റ്റർ ചെയ്യുക ബിറ്റ് പേര് ബിറ്റ് വിവരണം ബിറ്റ് ആക്സസ് തരം
 

ICACHE_SR

 തിരക്ക് ഒരു പൂർണ്ണ അസാധുവാക്കൽ പ്രവർത്തനം നടപ്പിലാക്കുന്ന കാഷെ  

വായിക്കാൻ മാത്രം
BSYENDF കാഷെ അസാധുവാക്കൽ പ്രവർത്തനം പൂർത്തിയായി
പിശക് കാഷെ ചെയ്യുന്നതിനിടയിൽ ഒരു പിശക് സംഭവിച്ചു
 

ICACHE_IER

 തെറ്റ് കാഷെ പിശകിന് തടസ്സം പ്രവർത്തനക്ഷമമാക്കുക  

വായിക്കുക/എഴുതുക
BSYENDIE അസാധുവാക്കൽ പ്രവർത്തനം പൂർത്തിയായാൽ തടസ്സം പ്രവർത്തനക്ഷമമാക്കുക
 

ICACHE_FCR

 CERRF ICACHE_SR-ൽ ERRF മായ്‌ക്കുന്നു  

എഴുതുക-മാത്രം
CBSYENDF ICACHE_SR-ൽ BSYENDF മായ്‌ക്കുന്നു

DCACHE സവിശേഷതകൾ
പ്രോസസറിൽ നിന്നോ മറ്റൊരു ബസ് മാസ്റ്റർ പെരിഫറലിൽ നിന്നോ വരുന്ന ബാഹ്യ മെമ്മറി ഡാറ്റ ലോഡുകളും ഡാറ്റ സ്റ്റോറുകളും കാഷെ ചെയ്യുക എന്നതാണ് ഡാറ്റ കാഷെയുടെ ലക്ഷ്യം. DCACHE, വായനയും എഴുത്തും ഇടപാടുകൾ കൈകാര്യം ചെയ്യുന്നു.
DCACHE കാഷെബിലിറ്റി ട്രാഫിക്

മാസ്റ്റർ പോർട്ട് ഇൻ്റർഫേസിൽ നിന്ന് AHB ബസ് വഴി DCACHE ബാഹ്യ ഓർമ്മകൾ കാഷെ ചെയ്യുന്നു. ഇൻകമിംഗ് മെമ്മറി അഭ്യർത്ഥനകൾ അതിൻ്റെ AHB ട്രാൻസാക്ഷൻ മെമ്മറി ലോക്കപ്പ് ആട്രിബ്യൂട്ട് അനുസരിച്ച് കാഷെ ചെയ്യാവുന്നതാണെന്ന് നിർവചിച്ചിരിക്കുന്നു. എംപിയു കോൺഫിഗർ ചെയ്ത മെമ്മറി ആട്രിബ്യൂട്ടിനെ ആശ്രയിച്ച് DCACHE റൈറ്റ് പോളിസിയെ റൈറ്റ്-ത്രൂ അല്ലെങ്കിൽ റൈറ്റ്-ബാക്ക് എന്നാണ് നിർവചിച്ചിരിക്കുന്നത്. ഒരു പ്രദേശം കാഷെ ചെയ്യാനാവാത്തതായി കോൺഫിഗർ ചെയ്യുമ്പോൾ, DCACHE ബൈപാസ് ചെയ്യപ്പെടും.

 പട്ടിക 6. AHB ഇടപാടിനുള്ള DCACHE കാഷെബിലിറ്റി

AHB ലുക്കപ്പ് ആട്രിബ്യൂട്ട് AHB ബഫറബിൾ ആട്രിബ്യൂട്ട് കാഷെ ചെയ്യൽ
0 X വായിക്കുകയും എഴുതുകയും ചെയ്യുക: കാഷെ ചെയ്യാനാകില്ല
 

1

  

0

 വായിക്കുക: കാഷെ ചെയ്യാവുന്നത്

എഴുതുക: (കാഷെ ചെയ്യാവുന്നത്) എഴുതുക
 

1

  

1

 വായിക്കുക: കാഷെ ചെയ്യാവുന്നത്

എഴുതുക: (കാഷെ ചെയ്യാവുന്നത്) തിരികെ എഴുതുക

DCACHE കാഷെ ചെയ്യാവുന്ന പ്രദേശങ്ങൾ
STM32U5 സീരീസിനായി, DCACHE1 സ്ലേവ് ഇൻ്റർഫേസ് S-AHB ബസ് വഴി Cortex-M33-ലേക്ക് ബന്ധിപ്പിച്ച് GFXMMU, FMC, HSPI/OCTOSPI-കൾ എന്നിവ കാഷെ ചെയ്യുന്നു. DCACHE2 സ്ലേവ് ഇൻ്റർഫേസ് M2 പോർട്ട് ബസ് വഴി DMA0D-യുമായി ബന്ധിപ്പിച്ചിരിക്കുന്നു, കൂടാതെ എല്ലാ ആന്തരികവും ബാഹ്യവുമായ മെമ്മറികളും (SRAM4, BRKPSRAM എന്നിവ ഒഴികെ) കാഷെ ചെയ്യുന്നു. STM32H5 സീരീസിനായി, DCACHE സ്ലേവ് ഇൻ്റർഫേസ് FMC, OCTOSPI എന്നിവയിലൂടെ S-AHB ബാഹ്യ മെമ്മറികൾ വഴി Cortex-M33-ലേക്ക് ബന്ധിപ്പിച്ചിരിക്കുന്നു.

പട്ടിക 7. DCACHE കാഷെ ചെയ്യാവുന്ന മേഖലകളും ഇൻ്റർഫേസുകളും

കാഷെ ചെയ്യാവുന്ന മെമ്മറി വിലാസ മേഖല DCACHE1 കാഷെ ചെയ്യാവുന്ന ഇൻ്റർഫേസുകൾ DCACHE2 കാഷെ ചെയ്യാവുന്ന ഇൻ്റർഫേസുകൾ
GFXMMU X X
SRAM1  

 

 

N/A

 X
SRAM2 X
SRAM3 X
SRAM5 X
SRAM6 X
HSPI1 X X
OCTOSPI1 X X
എഫ്എംസി ബാങ്കുകൾ X X
OCTOSPI2 X X

കുറിപ്പ്

ചില ഉൽപ്പന്നങ്ങളിൽ ചില ഇൻ്റർഫേസുകൾ പിന്തുണയ്ക്കുന്നില്ല. ചിത്രം 1 അല്ലെങ്കിൽ നിർദ്ദിഷ്ട ഉൽപ്പന്ന റഫറൻസ് മാനുവൽ കാണുക.
പൊട്ടിത്തെറി തരം
ICACHE പോലെ തന്നെ, DCACHE വർദ്ധിച്ചതും പൊതിഞ്ഞതുമായ പൊട്ടിത്തെറികളെ പിന്തുണയ്ക്കുന്നു (വിഭാഗം 3.1.3 കാണുക). DCACHE-യ്‌ക്കായി, DCACHE_CR-ലെ HBURST ബിറ്റ് വഴിയാണ് ബർസ്റ്റ് തരം കോൺഫിഗർ ചെയ്‌തിരിക്കുന്നത്.
DCACHE കോൺഫിഗറേഷൻ
ബൂട്ട് സമയത്ത്, സ്ലേവ് മെമ്മറി അഭ്യർത്ഥനകൾ നേരിട്ട് മാസ്റ്റർ പോർട്ടിലേക്ക് കൈമാറുന്ന തരത്തിൽ DCACHE ഡിഫോൾട്ടായി പ്രവർത്തനരഹിതമാക്കുന്നു. DCACHE പ്രവർത്തനക്ഷമമാക്കാൻ, DCACHE_CR രജിസ്റ്ററിൽ EN ബിറ്റ് സജ്ജമാക്കിയിരിക്കണം. ഹിറ്റ്-ആൻഡ്-മിസ് മോണിറ്ററുകൾ DCACHE കാഷെ പ്രകടന വിശകലനത്തിനായി നാല് മോണിറ്ററുകൾ നടപ്പിലാക്കുന്നു:

  • രണ്ട് 32-ബിറ്റ് (ആർ/ഡബ്ല്യു) ഹിറ്റ് മോണിറ്റർ: DCACHE മാസ്റ്റർ പോർട്ടുകളിൽ ഒരു ഇടപാട് സൃഷ്ടിക്കാതെ തന്നെ CPU കാഷെ മെമ്മറിയിൽ ഡാറ്റ വായിക്കുകയോ എഴുതുകയോ ചെയ്യുന്നതിൻ്റെ എണ്ണം കണക്കാക്കുന്നു (ഡാറ്റ ഇതിനകം കാഷെയിൽ ലഭ്യമാണ്). (R/W) ഹിറ്റ് മോണിറ്റർ കൗണ്ടറുകൾ യഥാക്രമം DCACHE_RHMONR, DCACHE_WHMONR രജിസ്റ്ററുകളിൽ ലഭ്യമാണ്.
  • രണ്ട് 16-ബിറ്റ് (ആർ/ഡബ്ല്യു) മിസ് മോണിറ്ററുകൾ: മെമ്മറി റീജിയണിൽ നിന്ന് ഡാറ്റ ലോഡ് ചെയ്യുന്നതിനായി, CPU കാഷെ മെമ്മറിയിൽ ഡാറ്റ വായിക്കുകയോ എഴുതുകയോ ചെയ്യുന്നതിൻ്റെ എണ്ണം കണക്കാക്കുകയും DCACHE മാസ്റ്റർ പോർട്ടുകളിൽ ഒരു ഇടപാട് സൃഷ്ടിക്കുകയും ചെയ്യുന്നു (ഡാറ്റ ലഭ്യമാക്കിയിട്ടില്ല. കാഷെയിൽ ഇതിനകം ലഭ്യമാണ്). (R/W) മിസ് മോണിറ്റർ കൗണ്ടറുകൾ യഥാക്രമം DCACHE_RMMONR, DCACHE_WMMONR രജിസ്റ്ററുകളിൽ ലഭ്യമാണ്.

കുറിപ്പ്:

ഈ നാല് മോണിറ്ററുകളും അവയുടെ പരമാവധി മൂല്യങ്ങളിൽ എത്തുമ്പോൾ പൊതിയുന്നില്ല. DCACHE_CR രജിസ്റ്ററിലെ ഇനിപ്പറയുന്ന ബിറ്റുകളിൽ നിന്നാണ് ഈ മോണിറ്ററുകൾ നിയന്ത്രിക്കുന്നത്:

  • WHITMAN ബിറ്റ് (യഥാക്രമം WMISSMEN ബിറ്റ്) റൈറ്റ് ഹിറ്റ് (യഥാക്രമം മിസ്) മോണിറ്റർ പ്രവർത്തനക്ഷമമാക്കുന്നതിനും നിർത്തുന്നതിനും
  • റീഡ് ഹിറ്റ് (യഥാക്രമം മിസ്) മോണിറ്റർ പ്രവർത്തനക്ഷമമാക്കാൻ/നിർത്താൻ RHITMEN ബിറ്റ് (യഥാക്രമം RMISSMEN ബിറ്റ്)
  • റൈറ്റ് ഹിറ്റ് (യഥാക്രമം മിസ്) മോണിറ്റർ പുനഃസജ്ജമാക്കാൻ WHITMRST ബിറ്റ് (യഥാക്രമം WMISSMRST ബിറ്റ്)
  • റീഡ് ഹിറ്റ് (യഥാക്രമം മിസ്) മോണിറ്റർ പുനഃസജ്ജമാക്കാൻ RHITMRST ബിറ്റ് (യഥാക്രമം RMISSMRST ബിറ്റ്)

സ്ഥിരസ്ഥിതിയായി, വൈദ്യുതി ഉപഭോഗം കുറയ്ക്കുന്നതിന് ഈ മോണിറ്ററുകൾ പ്രവർത്തനരഹിതമാക്കിയിരിക്കുന്നു.

DCACHE പരിപാലനം
DCACHE_CR-ലെ CACHECMD[2:0] വഴി കോൺഫിഗർ ചെയ്യാവുന്ന ഒന്നിലധികം മെയിൻ്റനൻസ് ഓപ്പറേഷനുകൾ DCACHE വാഗ്ദാനം ചെയ്യുന്നു.

  • 000: പ്രവർത്തനമില്ല (സ്ഥിരസ്ഥിതി)
  • 001: ശുദ്ധമായ ശ്രേണി. കാഷെയിൽ ഒരു നിശ്ചിത ശ്രേണി വൃത്തിയാക്കുക
  • 010: ശ്രേണി അസാധുവാക്കുക. കാഷെയിലെ ഒരു നിശ്ചിത ശ്രേണി അസാധുവാക്കുക
  • 010: ശ്രേണി വൃത്തിയാക്കി അസാധുവാക്കുക. കാഷെയിലെ ഒരു നിശ്ചിത ശ്രേണി വൃത്തിയാക്കി അസാധുവാക്കുക

തിരഞ്ഞെടുത്ത ശ്രേണി ഇതിലൂടെ ക്രമീകരിച്ചിരിക്കുന്നു:

  • CMDSTARTADDR രജിസ്റ്റർ: കമാൻഡ് ആരംഭിക്കുന്ന വിലാസം
  • CMDENDADDR രജിസ്റ്റർ: കമാൻഡ് അവസാനിക്കുന്ന വിലാസം

കുറിപ്പ്:

CACHECMD എഴുതുന്നതിന് മുമ്പ് ഈ രജിസ്റ്റർ സജ്ജമാക്കിയിരിക്കണം. DCACHE_CR രജിസ്റ്ററിൽ STARTCMD ബിറ്റ് സജ്ജമാക്കുമ്പോൾ കാഷെ കമാൻഡ് മെയിൻ്റനൻസ് ആരംഭിക്കുന്നു. DCACHE_CR രജിസ്റ്ററിൽ CACHEINV ബിറ്റ് സജ്ജീകരിക്കുന്നതിലൂടെ ഒരു പൂർണ്ണമായ CACHE അസാധുവാക്കലും DCACHE പിന്തുണയ്ക്കുന്നു.

DCACHE സുരക്ഷ
GTZC TZSC സുരക്ഷിത കോൺഫിഗറേഷൻ രജിസ്റ്ററിലൂടെ സുരക്ഷിതമായി ക്രമീകരിക്കാൻ കഴിയുന്ന ഒരു സുരക്ഷിത പെരിഫറലാണ് DCACHE. ഇത് സുരക്ഷിതമായി കോൺഫിഗർ ചെയ്യുമ്പോൾ, DCACHE രജിസ്റ്ററുകളിലേക്ക് സുരക്ഷിതമായ ആക്‌സസ്സ് മാത്രമേ അനുവദിക്കൂ. GTZC TZSC പ്രിവിലേജ് കോൺഫിഗറേഷൻ രജിസ്റ്ററിലൂടെ DCACHE എന്നത് പ്രത്യേകാവകാശമായി ക്രമീകരിക്കാവുന്നതാണ്. DCACHE പ്രത്യേകാവകാശമുള്ളതായി കോൺഫിഗർ ചെയ്യുമ്പോൾ, DCACHE രജിസ്റ്ററുകളിലേക്ക് പ്രത്യേക ആക്‌സസ്സ് മാത്രമേ അനുവദിക്കൂ. സ്ഥിരസ്ഥിതിയായി, GTZC TZSC വഴി DCACHE സുരക്ഷിതമല്ലാത്തതും പ്രത്യേകാവകാശമില്ലാത്തതുമാണ്.

ഇവൻ്റ് ആൻഡ് ഇൻ്ററപ്റ്റ് മാനേജ്മെൻ്റ്
DCACHE_SR-ൽ ERRF ഫ്ലാഗ് സജ്ജീകരിച്ച്, കണ്ടെത്തുമ്പോൾ പ്രവർത്തനപരമായ പിശകുകൾ DCACHE നിയന്ത്രിക്കുന്നു. ERRIE ബിറ്റ് DCACHE_IER-ൽ സജ്ജീകരിച്ചിട്ടുണ്ടെങ്കിൽ ഒരു തടസ്സവും സൃഷ്ടിക്കാൻ കഴിയും. DCACHE അസാധുവാകുന്ന സാഹചര്യത്തിൽ, കാഷെ തിരക്കുള്ള അവസ്ഥ പൂർത്തിയാകുമ്പോൾ, BSYENDF ഫ്ലാഗ് DCACHE_SR-ൽ സജ്ജീകരിക്കും. BSYENDIE ബിറ്റ് DCACHE_IER-ൽ സജ്ജീകരിച്ചിട്ടുണ്ടെങ്കിൽ ഒരു തടസ്സവും സൃഷ്ടിക്കാൻ കഴിയും. DCACHE_SR വഴി CMDENF, BUSYCMDF എന്നിവയിലൂടെ DCACHE കമാൻഡ് സ്റ്റാറ്റസ് പരിശോധിക്കാൻ കഴിയും, CMDENDIE ബിറ്റ് DCACHE_IER-ൽ സജ്ജീകരിച്ചിട്ടുണ്ടെങ്കിൽ ഒരു തടസ്സവും സൃഷ്ടിക്കാൻ കഴിയും. ചുവടെയുള്ള പട്ടിക DCACHE തടസ്സങ്ങളും ഇവൻ്റ് ഫ്ലാഗുകളും ലിസ്റ്റുചെയ്യുന്നു

പട്ടിക 8. DCACHE ഇൻ്ററപ്റ്റും ഇവൻ്റ് മാനേജ്മെൻ്റ് ബിറ്റുകളും

രജിസ്റ്റർ ചെയ്യുക രജിസ്റ്റർ ചെയ്യുക ബിറ്റ് വിവരണം ബിറ്റ് ആക്സസ് തരം
 

 

 

DCACHE_SR

 തിരക്ക് ഒരു പൂർണ്ണ അസാധുവാക്കൽ പ്രവർത്തനം നടപ്പിലാക്കുന്ന കാഷെ  

 

 

വായിക്കാൻ മാത്രം
BSYENDF കാഷെ പൂർണ്ണ അസാധുവാക്കൽ പ്രവർത്തനം അവസാനിച്ചു
BUSYCMDF ഒരു ശ്രേണി കമാൻഡ് നടപ്പിലാക്കുന്ന കാഷെ
CMDENDF ഒരു ശ്രേണി കമാൻഡ് അവസാനം
ERRF കാഷെ ചെയ്യുന്നതിനിടയിൽ ഒരു പിശക് സംഭവിച്ചു
 

DCACHE_IER

 തെറ്റ് കാഷെ പിശകിന് തടസ്സം പ്രവർത്തനക്ഷമമാക്കുക  

വായിക്കുക/എഴുതുക
CMDENDIE റേഞ്ച് കമാൻഡ് എൻഡിൽ തടസ്സം പ്രവർത്തനക്ഷമമാക്കുക
BSYENDIE പൂർണ്ണ അസാധുവാക്കൽ പ്രവർത്തനത്തിൻ്റെ അവസാനത്തിൽ തടസ്സം പ്രവർത്തനക്ഷമമാക്കുക
 

DCACHE_FCR

 CERRF DCACHE_SR-ൽ ERRF മായ്‌ക്കുന്നു  

എഴുതുക-മാത്രം
CCMDENDF DCACHE_SR-ൽ CMDENDF മായ്‌ക്കുന്നു
CBSYENDF DCACHE_SR-ൽ BSYENDF മായ്‌ക്കുന്നു

ICACHE, DCACHE പ്രകടനവും വൈദ്യുതി ഉപഭോഗവും

ബാഹ്യ മെമ്മറികൾ ആക്സസ് ചെയ്യുമ്പോൾ ICACHE, DCACHE എന്നിവ ഉപയോഗിക്കുന്നത് ആപ്ലിക്കേഷൻ പ്രകടനം മെച്ചപ്പെടുത്തുന്നു. ബാഹ്യ മെമ്മറികൾ ആക്സസ് ചെയ്യുമ്പോൾ CoreMark® എക്സിക്യൂഷനിൽ ICACHE, DCACHE എന്നിവയുടെ സ്വാധീനം ഇനിപ്പറയുന്ന പട്ടിക കാണിക്കുന്നു.

പട്ടിക 9. ബാഹ്യ ഓർമ്മകൾക്കൊപ്പം കോർമാർക്ക് എക്സിക്യൂഷനിലെ ICACHE, DCACHE പ്രകടനം

(1)
കോർമാർക്ക് കോഡ് കോർമാർക്ക് ഡാറ്റ ICACHE കോൺഫിഗറേഷൻ DCACHE കോൺഫിഗറേഷൻ കോർമാർക്ക് സ്കോർ/Mhz
ആന്തരിക ഫ്ലാഷ് മെമ്മറി ആന്തരിക SRAM പ്രവർത്തനക്ഷമമാക്കി (2-വഴികൾ) അപ്രാപ്തമാക്കി 3.89
ആന്തരിക ഫ്ലാഷ് മെമ്മറി ബാഹ്യ ഒക്ടോ-എസ്പിഐ പിഎസ്ആർഎം (എസ്-ബസ്) പ്രവർത്തനക്ഷമമാക്കി (2-വഴികൾ) പ്രവർത്തനക്ഷമമാക്കി 3.89
ആന്തരിക ഫ്ലാഷ് മെമ്മറി ബാഹ്യ ഒക്ടോ-എസ്പിഐ പിഎസ്ആർഎം (എസ്-ബസ്) പ്രവർത്തനക്ഷമമാക്കി (2-വഴികൾ) അപ്രാപ്തമാക്കി 0.48
ബാഹ്യ ഒക്ടോ-എസ്പിഐ ഫ്ലാഷ് (സി-ബസ്) ആന്തരിക SRAM പ്രവർത്തനക്ഷമമാക്കി (2-വഴികൾ) അപ്രാപ്തമാക്കി 3.86
ബാഹ്യ ഒക്ടോ-എസ്പിഐ ഫ്ലാഷ് (സി-ബസ്) ആന്തരിക SRAM അപ്രാപ്തമാക്കി അപ്രാപ്തമാക്കി 0.24
ആന്തരിക ഫ്ലാഷ് മെമ്മറി ആന്തരിക SRAM അപ്രാപ്തമാക്കി അപ്രാപ്തമാക്കി 2.69

ടെസ്റ്റ് വ്യവസ്ഥകൾ:

  • ബാധകമായ ഉൽപ്പന്നം: STM32U575/585
  • സിസ്റ്റം ആവൃത്തി: 160 MHz.
  • ബാഹ്യ Octo-SPI PSRAM മെമ്മറി: 80 MHz (DTR മോഡ്).
  • ബാഹ്യ Octo-SPI ഫ്ലാഷ് മെമ്മറി: 80 MHz (STR മോഡ്).
  • കമ്പൈലർ: IAR V8.50.4.
  • ആന്തരിക ഫ്ലാഷ് പ്രീഫെച്ച്: ഓൺ.

ICACHE, DCACHE എന്നിവ ഉപയോഗിക്കുന്നത് ആന്തരികവും ബാഹ്യവുമായ ഓർമ്മകൾ ആക്സസ് ചെയ്യുമ്പോൾ വൈദ്യുതി ഉപഭോഗം കുറയ്ക്കുന്നു. CoreMark എക്സിക്യൂഷൻ സമയത്ത് വൈദ്യുതി ഉപഭോഗത്തിൽ ICACHE യുടെ സ്വാധീനം ഇനിപ്പറയുന്ന പട്ടിക കാണിക്കുന്നു.

പട്ടിക 10. കോർമാർക്ക് എക്സിക്യൂഷൻ ICACHE വൈദ്യുതി ഉപഭോഗത്തിൽ സ്വാധീനം ചെലുത്തുന്നു

ICACHE കോൺഫിഗറേഷൻ MCU വൈദ്യുതി ഉപഭോഗം (mA)
പ്രവർത്തനക്ഷമമാക്കി (2-വഴികൾ) 7.60
പ്രവർത്തനക്ഷമമാക്കി (1-വഴി) 7.13
അപ്രാപ്തമാക്കി 8.89
  1. ടെസ്റ്റ് വ്യവസ്ഥകൾ:
    • ബാധകമായ ഉൽപ്പന്നം: STM32U575/585
    • കോർമാർക്ക് കോഡ്: ആന്തരിക ഫ്ലാഷ് മെമ്മറി.
    • CoreMark ഡാറ്റ: ആന്തരിക SRAM.
    • ആന്തരിക ഫ്ലാഷ് മെമ്മറി പ്രീഫെച്ച്: ഓൺ.
    • സിസ്റ്റം ആവൃത്തി: 160 MHz.
    • കമ്പൈലർ: IAR V8.32.2.
    • വാല്യംtagഇ ശ്രേണി: 1.
    • എസ്എംപിഎസ്: ഓൺ.
  2. കാഷെയിൽ പൂർണ്ണമായി ലോഡുചെയ്യാൻ കഴിയാത്ത കോഡിനായുള്ള 1-വേ സെറ്റ് അസോസിയേറ്റീവ് കോൺഫിഗറേഷനേക്കാൾ വേ സെറ്റ് അസോസിയേറ്റീവ് കോൺഫിഗറേഷൻ കൂടുതൽ പ്രവർത്തിക്കുന്നു. അതേസമയം, 1-വേ സെറ്റ് അസോസിയേറ്റീവ് കാഷെ 2-വേ സെറ്റ് അസോസിയേറ്റീവ് കാഷെയേക്കാൾ എല്ലായ്പ്പോഴും കൂടുതൽ ഊർജ്ജക്ഷമതയുള്ളതാണ്. പ്രകടനവും വൈദ്യുതി ഉപഭോഗവും തമ്മിലുള്ള മികച്ച വ്യാപാരം തിരഞ്ഞെടുക്കുന്നതിന്, ഓരോ കോഡും രണ്ട് അസോസിയേറ്റിവിറ്റി കോൺഫിഗറേഷനുകളിലും വിലയിരുത്തേണ്ടതുണ്ട്. തിരഞ്ഞെടുക്കൽ ഉപയോക്തൃ മുൻഗണനയെ ആശ്രയിച്ചിരിക്കുന്നു.

ഉപസംഹാരം

STMicroelectronics, ICACHE, DCACHE എന്നിവ വികസിപ്പിച്ചെടുത്ത ആദ്യ കാഷെകൾക്ക് ആന്തരികവും ബാഹ്യവുമായ മെമ്മറികൾ കാഷെ ചെയ്യാൻ കഴിയും, ഡാറ്റാ ട്രാഫിക്കിനും നിർദ്ദേശങ്ങൾ ലഭ്യമാക്കുന്നതിനുമുള്ള പ്രകടന മെച്ചപ്പെടുത്തൽ വാഗ്ദാനം ചെയ്യുന്നു. ഈ പ്രമാണം ICACHE, DCACHE എന്നിവ പിന്തുണയ്ക്കുന്ന വ്യത്യസ്‌ത സവിശേഷതകൾ കാണിക്കുന്നു, അവയുടെ കോൺഫിഗറേഷൻ ലാളിത്യവും വഴക്കവും കുറഞ്ഞ വികസനച്ചെലവും മാർക്കറ്റിലേക്കുള്ള വേഗത്തിലുള്ള സമയവും അനുവദിക്കുന്നു.

റിവിഷൻ ചരിത്രം

പട്ടിക 11. പ്രമാണ പുനരവലോകന ചരിത്രം

തീയതി പതിപ്പ് മാറ്റങ്ങൾ
10-ഒക്‌ടോബർ-2019 1 പ്രാരംഭ റിലീസ്.
 

 

27-ഫെബ്രുവരി-2020

  

 

2

 അപ്ഡേറ്റ് ചെയ്തത്:

• പട്ടിക 2. മെമ്മറി മേഖലകളും അവയുടെ വിലാസങ്ങളും

• വിഭാഗം 2.1.7 ICACHE പരിപാലനം

• വിഭാഗം 2.1.8 ICACHE സുരക്ഷ
 

 

 

 

7-ഡിസം-2021

  

 

 

 

3

 അപ്ഡേറ്റ് ചെയ്തത്:

• പ്രമാണ ശീർഷകം

• ആമുഖം

• വിഭാഗം 1 ICACHE, DCACHE എന്നിവ കഴിഞ്ഞുview

• വിഭാഗം 4 നിഗമനം ചേർത്തു:

• വിഭാഗം 2 ICACHE, DCACHE സവിശേഷതകൾ

• വിഭാഗം 3 ICACHE, DCACHE പ്രകടനവും വൈദ്യുതി ഉപഭോഗവും
 

 

 

 

 

 

15-ഫെബ്രുവരി-2023

  

 

 

 

 

 

4

 അപ്ഡേറ്റ് ചെയ്തത്:

•         വിഭാഗം 2.2: STM32U5 സീരീസ് സ്മാർട്ട് ആർക്കിടെക്ചർ

•         വിഭാഗം 2.5: DCACHE ബ്ലോക്ക് ഡയഗ്രം

•         വിഭാഗം 3.1.1: ഡ്യുവൽ മാസ്റ്റേഴ്സ്

•         വിഭാഗം 3.1.2: 1-വേ വേഴ്സസ് 2-വേ ICACHE

•         വിഭാഗം 3.1.4: കാഷെ ചെയ്യാവുന്ന പ്രദേശങ്ങളും റീമാപ്പിംഗ് ഫീച്ചറും

•         വിഭാഗം 3.2: DCACHE സവിശേഷതകൾ

•         വിഭാഗം 3.2.2: DCACHE കാഷെ ചെയ്യാവുന്ന പ്രദേശങ്ങൾ

•         വിഭാഗം 4: ICACHE, DCACHE പ്രകടനവും വൈദ്യുതി ഉപഭോഗവും ചേർത്തു:

•         വിഭാഗം 1: പൊതുവായ വിവരങ്ങൾ
 

11-മാർച്ച്-2024

  

5

 അപ്ഡേറ്റ് ചെയ്തത്:

•         വിഭാഗം 2.3: STM32H5 സീരീസ് സ്മാർട്ട് ആർക്കിടെക്ചർ

•         വിഭാഗം 3.1.1: ഡ്യുവൽ മാസ്റ്റേഴ്സ്

പ്രധാന അറിയിപ്പ് - ശ്രദ്ധയോടെ വായിക്കുക
STMicroelectronics NV യ്ക്കും അതിൻ്റെ അനുബന്ധ സ്ഥാപനങ്ങൾക്കും ("ST") ST ഉൽപ്പന്നങ്ങളിലും കൂടാതെ/അല്ലെങ്കിൽ ഈ പ്രമാണത്തിൽ എപ്പോൾ വേണമെങ്കിലും അറിയിപ്പ് കൂടാതെ മാറ്റങ്ങൾ, തിരുത്തലുകൾ, മെച്ചപ്പെടുത്തലുകൾ, പരിഷ്‌ക്കരണങ്ങൾ, മെച്ചപ്പെടുത്തലുകൾ എന്നിവ വരുത്താനുള്ള അവകാശം നിക്ഷിപ്തമാണ്. ഓർഡറുകൾ നൽകുന്നതിന് മുമ്പ് വാങ്ങുന്നവർ ST ഉൽപ്പന്നങ്ങളുടെ ഏറ്റവും പുതിയ പ്രസക്തമായ വിവരങ്ങൾ നേടിയിരിക്കണം. ഓർഡർ അക്‌നോളജ്‌മെൻ്റ് സമയത്ത് എസ്‌ടിയുടെ വിൽപ്പന നിബന്ധനകൾക്കും വ്യവസ്ഥകൾക്കും അനുസരിച്ചാണ് എസ്ടി ഉൽപ്പന്നങ്ങൾ വിൽക്കുന്നത്. ST ഉൽപ്പന്നങ്ങളുടെ തിരഞ്ഞെടുപ്പ്, തിരഞ്ഞെടുക്കൽ, ഉപയോഗം എന്നിവയുടെ പൂർണ ഉത്തരവാദിത്തം വാങ്ങുന്നവർക്ക് മാത്രമായിരിക്കും, കൂടാതെ അപേക്ഷാ സഹായത്തിനോ വാങ്ങുന്നവരുടെ ഉൽപ്പന്നങ്ങളുടെ രൂപകൽപ്പനയ്‌ക്കോ യാതൊരു ബാധ്യതയും ST ഏറ്റെടുക്കുന്നില്ല. ഏതെങ്കിലും ബൗദ്ധിക സ്വത്തവകാശത്തിനുള്ള ലൈസൻസോ, പ്രകടിപ്പിക്കുന്നതോ സൂചിപ്പിക്കപ്പെട്ടതോ ആയ ഒരു ലൈസൻസും ഇവിടെ ST നൽകുന്നില്ല. ഇവിടെ പ്രതിപാദിച്ചിരിക്കുന്ന വിവരങ്ങളിൽ നിന്ന് വ്യത്യസ്തമായ വ്യവസ്ഥകളോടെ ST ഉൽപ്പന്നങ്ങളുടെ പുനർവിൽപ്പന, അത്തരം ഉൽപ്പന്നത്തിന് ST നൽകുന്ന ഏതെങ്കിലും വാറൻ്റി അസാധുവാകും. എസ്ടിയും എസ്ടി ലോഗോയും എസ്ടിയുടെ വ്യാപാരമുദ്രകളാണ്. ST വ്യാപാരമുദ്രകളെക്കുറിച്ചുള്ള കൂടുതൽ വിവരങ്ങൾക്ക്, www.st.com/trademarks കാണുക. മറ്റെല്ലാ ഉൽപ്പന്നങ്ങളുടെയും സേവനങ്ങളുടെയും പേരുകൾ അവയുടെ ഉടമസ്ഥരുടെ സ്വത്താണ്. ഈ പ്രമാണത്തിലെ വിവരങ്ങൾ ഈ ഡോക്യുമെൻ്റിൻ്റെ ഏതെങ്കിലും മുൻ പതിപ്പുകളിൽ മുമ്പ് നൽകിയിട്ടുള്ള വിവരങ്ങൾ അസാധുവാക്കുകയും പകരം വയ്ക്കുകയും ചെയ്യുന്നു. © 2024 STMicroelectronics – എല്ലാ അവകാശങ്ങളും നിക്ഷിപ്തം

പ്രമാണങ്ങൾ / വിഭവങ്ങൾ

STMicroelectronics STM32H5 സീരീസ് മൈക്രോകൺട്രോളറുകൾ [pdf] ഉപയോക്തൃ മാനുവൽ
STM32H5 സീരീസ് മൈക്രോകൺട്രോളറുകൾ, STM32H5, സീരീസ് മൈക്രോകൺട്രോളറുകൾ, മൈക്രോകൺട്രോളറുകൾ

റഫറൻസുകൾ

ഒരു അഭിപ്രായം ഇടൂ

നിങ്ങളുടെ ഇമെയിൽ വിലാസം പ്രസിദ്ധീകരിക്കില്ല. ആവശ്യമായ ഫീൽഡുകൾ അടയാളപ്പെടുത്തി *