എക്സ്റ്റേണൽ മെമ്മറി ഇന്റർഫേസുകൾ ഇന്റൽ സ്ട്രാറ്റിക്സ് 10 എഫ്പിജിഎ ഐപി ഡിസൈൻ എക്സ്ample
ഡിസൈൻ എക്സിample ബാഹ്യ മെമ്മറി ഇന്റർഫേസുകൾക്കായുള്ള ദ്രുത ആരംഭ ഗൈഡ് Intel® Stratix® 10 FPGA IP
ഒരു പുതിയ ഇന്റർഫേസും കൂടുതൽ ഓട്ടോമേറ്റഡ് ഡിസൈനും മുൻampIntel® Stratix® 10 എക്സ്റ്റേണൽ മെമ്മറി ഇന്റർഫേസുകളിൽ le ഫ്ലോ ലഭ്യമാണ്. മുൻampസിന്തസിസും സിമുലേഷനും സൃഷ്ടിക്കുന്നത് വ്യക്തമാക്കാൻ പാരാമീറ്റർ എഡിറ്ററിലെ le ഡിസൈൻസ് ടാബ് നിങ്ങളെ അനുവദിക്കുന്നു file നിങ്ങളുടെ EMIF IP സാധൂകരിക്കാൻ ഉപയോഗിക്കാവുന്ന സെറ്റുകൾ. നിങ്ങൾക്ക് ഒരു മുൻ സൃഷ്ടിക്കാൻ കഴിയുംampഒരു ഇന്റൽ എഫ്പിജിഎ ഡെവലപ്മെന്റ് കിറ്റിനോ നിങ്ങൾ സൃഷ്ടിക്കുന്ന ഏതെങ്കിലും ഇഎംഐഎഫ് ഐപിക്കോ വേണ്ടി പ്രത്യേകം ഡിസൈൻ ചെയ്യുന്നു.
ചിത്രം 1. ജനറൽ ഡിസൈൻ എക്സ്ample വർക്ക്ഫ്ലോകൾ
ചിത്രം 2. ഒരു EMIF സൃഷ്ടിക്കുന്നു Exampഒരു ഇന്റൽ സ്ട്രാറ്റിക്സ് 10 ഡെവലപ്മെന്റ് കിറ്റ് ഉപയോഗിച്ച് ഡിസൈൻ ചെയ്യുക
ഒരു EMIF പ്രോജക്റ്റ് സൃഷ്ടിക്കുന്നു
Intel Quartus® Prime സോഫ്‌റ്റ്‌വെയർ പതിപ്പ് 17.1-നും അതിനുശേഷമുള്ളതിനും, EMIF ഐപിയും ഡിസൈൻ എക്‌സൈസും സൃഷ്ടിക്കുന്നതിന് മുമ്പ് നിങ്ങൾ ഒരു Intel Quartus Prime പ്രോജക്റ്റ് സൃഷ്‌ടിക്കണം.ample.
- ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സോഫ്‌റ്റ്‌വെയർ സമാരംഭിച്ച് തിരഞ്ഞെടുക്കുക File ➤ പുതിയ പ്രോജക്റ്റ് വിസാർഡ്. അടുത്തത് ക്ലിക്ക് ചെയ്യുക.
- നിങ്ങൾ സൃഷ്ടിക്കാൻ ആഗ്രഹിക്കുന്ന പ്രോജക്റ്റിനായി ഒരു ഡയറക്ടറിയും nme ഉം വ്യക്തമാക്കുക. അടുത്തത് ക്ലിക്ക് ചെയ്യുക.
- ശൂന്യമായ പ്രോജക്റ്റ് തിരഞ്ഞെടുത്തിട്ടുണ്ടോയെന്ന് പരിശോധിക്കുക. അടുത്തത് രണ്ട് തവണ ക്ലിക്ക് ചെയ്യുക.
- നെയിം ഫിൽട്ടറിന് കീഴിൽ, ഉപകരണ പാർട്ട് നമ്പർ ടൈപ്പ് ചെയ്യുക.
- ലഭ്യമായ ഉപകരണങ്ങൾക്ക് കീഴിൽ, അനുയോജ്യമായ ഉപകരണം തിരഞ്ഞെടുക്കുക.
- പൂർത്തിയാക്കുക ക്ലിക്ക് ചെയ്യുക.
EMIF IP സൃഷ്ടിക്കുകയും ക്രമീകരിക്കുകയും ചെയ്യുന്നു
EMIF IP എങ്ങനെ ജനറേറ്റ് ചെയ്യാമെന്നും കോൺഫിഗർ ചെയ്യാമെന്നും ഇനിപ്പറയുന്ന ഘട്ടങ്ങൾ വ്യക്തമാക്കുന്നു. ഈ വാക്ക്ത്രൂ ഒരു DDR4 ഇന്റർഫേസ് സൃഷ്ടിക്കുന്നു, എന്നാൽ മറ്റ് പ്രോട്ടോക്കോളുകൾക്കും സമാനമാണ് ഘട്ടങ്ങൾ.
- IP കാറ്റലോഗ് വിൻഡോയിൽ, Intel Stratix 10 External Memory Interfaces തിരഞ്ഞെടുക്കുക. (IP കാറ്റലോഗ് വിൻഡോ ദൃശ്യമാകുന്നില്ലെങ്കിൽ, തിരഞ്ഞെടുക്കുക View ➤ യൂട്ടിലിറ്റി വിൻഡോസ് ➤ IP കാറ്റലോഗ്.)
- IP പാരാമീറ്റർ എഡിറ്ററിൽ, EMIF IP-യ്‌ക്ക് ഒരു എന്റിറ്റി നാമം നൽകുക (നിങ്ങൾ ഇവിടെ നൽകുന്ന പേര് file IP-യുടെ പേര്) കൂടാതെ ഒരു ഡയറക്ടറി വ്യക്തമാക്കുക. സൃഷ്ടിക്കുക ക്ലിക്ക് ചെയ്യുക.
- പാരാമീറ്റർ എഡിറ്ററിന് ഒന്നിലധികം ടാബുകൾ ഉണ്ട്, നിങ്ങളുടെ EMIF നടപ്പിലാക്കൽ പ്രതിഫലിപ്പിക്കുന്നതിന് നിങ്ങൾ പാരാമീറ്ററുകൾ കോൺഫിഗർ ചെയ്യണം:
ഇന്റൽ സ്ട്രാറ്റിക്സ് 10 EMIF പാരാമീറ്റർ എഡിറ്റർ മാർഗ്ഗനിർദ്ദേശങ്ങൾ
പട്ടിക 1. EMIF പാരാമീറ്റർ എഡിറ്റർ മാർഗ്ഗനിർദ്ദേശങ്ങൾ
| പാരാമീറ്റർ എഡിറ്റർ ടാബ് | മാർഗ്ഗനിർദ്ദേശങ്ങൾ |
| ജനറൽ | ഇനിപ്പറയുന്ന പാരാമീറ്ററുകൾ ശരിയായി നൽകിയിട്ടുണ്ടെന്ന് ഉറപ്പാക്കുക:
• ഉപകരണത്തിനുള്ള സ്പീഡ് ഗ്രേഡ്. • മെമ്മറി ക്ലോക്ക് ഫ്രീക്വൻസി. • PLL റഫറൻസ് ക്ലോക്ക് ഫ്രീക്വൻസി. |
| മെമ്മറി | • ലെ പാരാമീറ്ററുകൾ നൽകുന്നതിന് നിങ്ങളുടെ മെമ്മറി ഉപകരണത്തിനായുള്ള ഡാറ്റ ഷീറ്റ് പരിശോധിക്കുക മെമ്മറി ടാബ്.
• ALERT# പിന്നിനായി നിങ്ങൾ ഒരു പ്രത്യേക ലൊക്കേഷനും നൽകണം. (DDR4 മെമ്മറി പ്രോട്ടോക്കോളിന് മാത്രം ബാധകമാണ്.) |
| മെം I/O | • പ്രാരംഭ പ്രോജക്റ്റ് അന്വേഷണങ്ങൾക്കായി, നിങ്ങൾക്ക് ഡിഫോൾട്ട് ക്രമീകരണങ്ങൾ ഉപയോഗിക്കാം
മെം I/O ടാബ്. • വിപുലമായ ഡിസൈൻ മൂല്യനിർണ്ണയത്തിനായി, ഒപ്റ്റിമൽ ടെർമിനേഷൻ ക്രമീകരണങ്ങൾ ലഭിക്കുന്നതിന് നിങ്ങൾ ബോർഡ് സിമുലേഷൻ നടത്തണം. |
| FPGA I/O | • പ്രാരംഭ പ്രോജക്റ്റ് അന്വേഷണങ്ങൾക്കായി, നിങ്ങൾക്ക് ഡിഫോൾട്ട് ക്രമീകരണങ്ങൾ ഉപയോഗിക്കാം
FPGA I/O ടാബ്. • വിപുലമായ ഡിസൈൻ മൂല്യനിർണ്ണയത്തിനായി, ഉചിതമായ I/O മാനദണ്ഡങ്ങൾ തിരഞ്ഞെടുക്കുന്നതിന് നിങ്ങൾ ബന്ധപ്പെട്ട IBIS മോഡലുകൾ ഉപയോഗിച്ച് ബോർഡ് സിമുലേഷൻ നടത്തണം. |
| മെം ടൈമിംഗ് | • പ്രാരംഭ പ്രോജക്റ്റ് അന്വേഷണങ്ങൾക്കായി, നിങ്ങൾക്ക് ഡിഫോൾട്ട് ക്രമീകരണങ്ങൾ ഉപയോഗിക്കാം
മെം ടൈമിംഗ് ടാബ്. • വിപുലമായ ഡിസൈൻ മൂല്യനിർണ്ണയത്തിനായി, നിങ്ങളുടെ മെമ്മറി ഉപകരണത്തിന്റെ ഡാറ്റ ഷീറ്റ് അനുസരിച്ച് പാരാമീറ്ററുകൾ നൽകണം. |
| ബോർഡ് | • പ്രാരംഭ പ്രോജക്റ്റ് അന്വേഷണങ്ങൾക്കായി, നിങ്ങൾക്ക് ഡിഫോൾട്ട് ക്രമീകരണങ്ങൾ ഉപയോഗിക്കാം
ബോർഡ് ടാബ്. • വിപുലമായ ഡിസൈൻ മൂല്യനിർണ്ണയത്തിനും കൃത്യമായ ടൈമിംഗ് ക്ലോഷറിനും, കൃത്യമായ ഇന്റർസിംബൽ ഇടപെടൽ (ISI)/ ക്രോസ്‌സ്റ്റോക്ക്, ബോർഡ്, പാക്കേജ് സ്‌ക്യു വിവരങ്ങൾ എന്നിവ ലഭിക്കുന്നതിന് നിങ്ങൾ ബോർഡ് സിമുലേഷൻ നടത്തണം, തുടർന്ന് അത് നൽകുക. ബോർഡ് ടാബ്. |
| കൺട്രോളർ | നിങ്ങളുടെ മെമ്മറി കൺട്രോളറിന് ആവശ്യമുള്ള കോൺഫിഗറേഷനും പെരുമാറ്റവും അനുസരിച്ച് കൺട്രോളർ പാരാമീറ്ററുകൾ സജ്ജമാക്കുക. |
| ഡയഗ്നോസ്റ്റിക്സ് | എന്നതിലെ പാരാമീറ്ററുകൾ നിങ്ങൾക്ക് ഉപയോഗിക്കാം ഡയഗ്നോസ്റ്റിക്സ് നിങ്ങളുടെ മെമ്മറി ഇന്റർഫേസ് പരിശോധിക്കുന്നതിനും ഡീബഗ്ഗിംഗ് ചെയ്യുന്നതിനും സഹായിക്കുന്നതിന് ടാബ്. |
| Exampലെ ഡിസൈനുകൾ | ദി Exampലെ ഡിസൈനുകൾ ഡിസൈൻ എക്സിറ്റ് സൃഷ്ടിക്കാൻ ടാബ് നിങ്ങളെ അനുവദിക്കുന്നുampസിന്തസിസിനും സിമുലേഷനും വേണ്ടിയുള്ള ലെസ്. സൃഷ്ടിച്ച ഡിസൈൻ എക്സിample എന്നത് EMIF ഐപിയും മെമ്മറി ഇന്റർഫേസ് സാധൂകരിക്കുന്നതിനായി ക്രമരഹിതമായ ട്രാഫിക് സൃഷ്ടിക്കുന്ന ഒരു ഡ്രൈവറും അടങ്ങുന്ന ഒരു സമ്പൂർണ്ണ EMIF സിസ്റ്റമാണ്. |
വ്യക്തിഗത പാരാമീറ്ററുകളെക്കുറിച്ചുള്ള വിശദമായ വിവരങ്ങൾക്ക്, ഇന്റൽ സ്ട്രാറ്റിക്സ് 10 എക്സ്റ്റേണൽ മെമ്മറി ഇന്റർഫേസ് ഐപി ഉപയോക്തൃ ഗൈഡിലെ നിങ്ങളുടെ മെമ്മറി പ്രോട്ടോക്കോളിനായി ഉചിതമായ അധ്യായം കാണുക.
സിന്തസൈസ് ചെയ്യാവുന്ന EMIF ഡിസൈൻ സൃഷ്ടിക്കുന്നു Example
Intel Stratix 10 ഡെവലപ്മെന്റ് കിറ്റിന്, മിക്ക Intel Stratix 10 EMIF IP ക്രമീകരണങ്ങളും അവയുടെ ഡിഫോൾട്ട് മൂല്യങ്ങളിൽ ഉപേക്ഷിച്ചാൽ മതിയാകും. സിന്തസൈസ് ചെയ്യാവുന്ന ഡിസൈൻ സൃഷ്ടിക്കാൻ മുൻampലെ, ഈ ഘട്ടങ്ങൾ പാലിക്കുക:
- ഡയഗ്നോസ്റ്റിക്സ് ടാബിൽ, ലഭ്യമായ ഡീബഗ്ഗിംഗ് ഫീച്ചറുകളിലേക്ക് ആക്സസ് നൽകുന്നതിന് EMIF ഡീബഗ് ടൂൾകിറ്റ്/ഓൺ-ചിപ്പ് ഡീബഗ് പോർട്ട്, ഇൻ-സിസ്റ്റം-സോഴ്സസ്-ആൻഡ്-പ്രോബ്സ് എന്നിവ പ്രവർത്തനക്ഷമമാക്കുക.
- എക്സിയിൽampലെ ഡിസൈൻസ് ടാബ്, സിന്തസിസ് ബോക്സ് ചെക്ക് ചെയ്തിട്ടുണ്ടെന്ന് ഉറപ്പാക്കുക.
- EMIF IP കോൺഫിഗർ ചെയ്ത് Ex Generate ക്ലിക്ക് ചെയ്യുകampവിൻഡോയുടെ മുകളിൽ വലത് കോണിൽ ഡിസൈൻ ചെയ്യുക.
- EMIF ഡിസൈനിനായി ഒരു ഡയറക്ടറി വ്യക്തമാക്കുക example ക്ലിക്ക് ചെയ്ത് ശരി ക്ലിക്ക് ചെയ്യുക. EMIF ഡിസൈനിന്റെ വിജയകരമായ ജനറേഷൻ മുൻample ഇനിപ്പറയുന്നവ സൃഷ്ടിക്കുന്നു fileഒരു qii ഡയറക്‌ടറിക്ക് കീഴിൽ സജ്ജീകരിച്ചിരിക്കുന്നു.
ചിത്രം 3. ജനറേറ്റഡ് സിന്തസൈസബിൾ ഡിസൈൻ എക്സ്ample File ഘടന
ശ്രദ്ധിക്കുക: നിങ്ങൾ സിമുലേഷൻ അല്ലെങ്കിൽ സിന്തസിസ് ചെക്ക്ബോക്സ് തിരഞ്ഞെടുത്തില്ലെങ്കിൽ, ലക്ഷ്യസ്ഥാന ഡയറക്ടറിയിൽ പ്ലാറ്റ്ഫോം ഡിസൈനർ ഡിസൈൻ അടങ്ങിയിരിക്കും files, ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സോഫ്‌റ്റ്‌വെയർ നേരിട്ട് കംപൈൽ ചെയ്യാനാകാത്തവയാണ് viewപ്ലാറ്റ്ഫോം ഡിസൈനറിന് കീഴിൽ എഡിറ്റ് ചെയ്യുക അല്ലെങ്കിൽ എഡിറ്റ് ചെയ്യുക. ഈ സാഹചര്യത്തിൽ നിങ്ങൾക്ക് സിന്തസിസും സിമുലേഷനും സൃഷ്ടിക്കുന്നതിന് ഇനിപ്പറയുന്ന കമാൻഡുകൾ പ്രവർത്തിപ്പിക്കാൻ കഴിയും file സെറ്റുകൾ.
- കംപൈൽ ചെയ്യാവുന്ന ഒരു പ്രോജക്റ്റ് സൃഷ്ടിക്കുന്നതിന്, നിങ്ങൾ ലക്ഷ്യസ്ഥാന ഡയറക്ടറിയിൽ quartus_sh -t make_qii_design.tcl സ്‌ക്രിപ്റ്റ് പ്രവർത്തിപ്പിക്കണം.
- ഒരു സിമുലേഷൻ പ്രോജക്റ്റ് സൃഷ്ടിക്കുന്നതിന്, നിങ്ങൾ ലക്ഷ്യസ്ഥാന ഡയറക്ടറിയിൽ quartus_sh -t make_sim_design.tcl സ്‌ക്രിപ്റ്റ് പ്രവർത്തിപ്പിക്കണം.
ബന്ധപ്പെട്ട വിവരങ്ങൾ
- സിന്തസിസ് എക്സ്ample ഡിസൈൻ പേജ് 19-ൽ
- DDR10-നുള്ള Intel Stratix 3 EMIF IP പാരാമീറ്റർ വിവരണങ്ങൾ
- DDR10-നുള്ള Intel Stratix 4 EMIF IP പാരാമീറ്റർ വിവരണങ്ങൾ
- QDRII/II+/Xtreme-നുള്ള Intel Stratix 10 EMIF IP പാരാമീറ്റർ വിവരണങ്ങൾ
- QDR-IV-നുള്ള Intel Stratix 10 EMIF IP പാരാമീറ്റർ വിവരണങ്ങൾ
- RLDRAM 10-നുള്ള Intel Stratix 3 EMIF IP പാരാമീറ്റർ വിവരണങ്ങൾ
EMIF ഡിസൈൻ സൃഷ്ടിക്കുന്നു Exampസിമുലേഷനായി le
Intel Stratix 10 ഡെവലപ്മെന്റ് കിറ്റിന്, മിക്ക Intel Stratix 10 EMIF IP ക്രമീകരണങ്ങളും അവയുടെ ഡിഫോൾട്ട് മൂല്യങ്ങളിൽ ഉപേക്ഷിച്ചാൽ മതിയാകും. ഡിസൈൻ സൃഷ്ടിക്കാൻ മുൻampവേണ്ടി le
അനുകരണം, ഈ ഘട്ടങ്ങൾ പാലിക്കുക:
- ഡയഗ്നോസ്റ്റിക്സ് ടാബിൽ, നിങ്ങൾക്ക് രണ്ട് കാലിബ്രേഷൻ മോഡുകൾക്കിടയിൽ തിരഞ്ഞെടുക്കാം: കാലിബ്രേഷൻ ഒഴിവാക്കുക, പൂർണ്ണ കാലിബ്രേഷൻ എന്നിവ. (ഈ മോഡുകളെക്കുറിച്ചുള്ള വിശദാംശങ്ങൾക്ക്, പിന്നീട് ഈ അധ്യായത്തിൽ സിമുലേഷൻ വേഴ്സസ് ഹാർഡ്‌വെയർ ഇംപ്ലിമെന്റേഷൻ കാണുക.) സിമുലേഷൻ സമയം കുറയ്ക്കുന്നതിന്, ഫാസ്റ്റ് സിമുലേഷനായി അബ്‌സ്‌ട്രാക്റ്റ് PHY തിരഞ്ഞെടുക്കുക.
- എക്സിയിൽampലെ ഡിസൈൻസ് ടാബ്, സിമുലേഷൻ ബോക്സ് ചെക്ക് ചെയ്തിട്ടുണ്ടെന്ന് ഉറപ്പാക്കുക. ആവശ്യമായ സിമുലേഷൻ HDL ഫോർമാറ്റും തിരഞ്ഞെടുക്കുക, ഒന്നുകിൽ Verilog അല്ലെങ്കിൽ VHDL.
- EMIF IP കോൺഫിഗർ ചെയ്ത് Ex Generate ക്ലിക്ക് ചെയ്യുകampവിൻഡോയുടെ മുകളിൽ വലത് കോണിൽ ഡിസൈൻ ചെയ്യുക.
- EMIF ഡിസൈനിനായി ഒരു ഡയറക്ടറി വ്യക്തമാക്കുക example ക്ലിക്ക് ചെയ്ത് ശരി ക്ലിക്ക് ചെയ്യുക.
EMIF ഡിസൈനിന്റെ വിജയകരമായ ജനറേഷൻ മുൻample ഒന്നിലധികം സൃഷ്ടിക്കുന്നു file ഒരു sim/ed_sim ഡയറക്‌ടറിക്ക് കീഴിൽ പിന്തുണയ്ക്കുന്ന വിവിധ സിമുലേറ്ററുകൾക്കായി സജ്ജമാക്കുന്നു.
ചിത്രം 4. ജനറേറ്റഡ് സിമുലേഷൻ ഡിസൈൻ എക്സ്ample File ഘടന
കുറിപ്പ്: നിങ്ങൾ സിമുലേഷൻ അല്ലെങ്കിൽ സിന്തസിസ് ചെക്ക്ബോക്സ് തിരഞ്ഞെടുത്തില്ലെങ്കിൽ, ലക്ഷ്യസ്ഥാന ഡയറക്ടറിയിൽ പ്ലാറ്റ്ഫോം ഡിസൈനർ ഡിസൈൻ അടങ്ങിയിരിക്കും files, ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സോഫ്‌റ്റ്‌വെയർ നേരിട്ട് കംപൈൽ ചെയ്യാനാകാത്തവയാണ് viewപ്ലാറ്റ്ഫോം ഡിസൈനറിന് കീഴിൽ എഡിറ്റ് ചെയ്യുക അല്ലെങ്കിൽ എഡിറ്റ് ചെയ്യുക. ഈ സാഹചര്യത്തിൽ നിങ്ങൾക്ക് സിന്തസിസും സിമുലേഷനും സൃഷ്ടിക്കുന്നതിന് ഇനിപ്പറയുന്ന കമാൻഡുകൾ പ്രവർത്തിപ്പിക്കാൻ കഴിയും file സെറ്റുകൾ.
- കംപൈൽ ചെയ്യാവുന്ന ഒരു പ്രോജക്റ്റ് സൃഷ്ടിക്കുന്നതിന്, നിങ്ങൾ ലക്ഷ്യസ്ഥാന ഡയറക്ടറിയിൽ quartus_sh -t make_qii_design.tcl സ്‌ക്രിപ്റ്റ് പ്രവർത്തിപ്പിക്കണം.
- ഒരു സിമുലേഷൻ പ്രോജക്റ്റ് സൃഷ്ടിക്കുന്നതിന്, നിങ്ങൾ ലക്ഷ്യസ്ഥാന ഡയറക്ടറിയിൽ quartus_sh -t make_sim_design.tcl സ്‌ക്രിപ്റ്റ് പ്രവർത്തിപ്പിക്കണം.
ബന്ധപ്പെട്ട വിവരങ്ങൾ
• സിമുലേഷൻ Exampലെ ഡിസൈൻ ഓൺ
• Intel Stratix 10 EMIF IP - മെമ്മറി IP അനുകരിക്കുന്നു
• സിമുലേഷൻ വേഴ്സസ് ഹാർഡ്‌വെയർ ഇംപ്ലിമെന്റേഷൻ ഓണാണ്
സിമുലേഷൻ വേഴ്സസ് ഹാർഡ്‌വെയർ ഇംപ്ലിമെന്റേഷൻ
എക്സ്റ്റേണൽ മെമ്മറി ഇന്റർഫേസ് സിമുലേഷനായി, ഐപി ജനറേഷൻ സമയത്ത് ഡയഗ്നോസ്റ്റിക്സ് ടാബിൽ നിങ്ങൾക്ക് സ്‌കിപ്പ് കാലിബ്രേഷൻ അല്ലെങ്കിൽ പൂർണ്ണ കാലിബ്രേഷൻ തിരഞ്ഞെടുക്കാം.
EMIF സിമുലേഷൻ മോഡലുകൾ
ഈ പട്ടിക ഒഴിവാക്കൽ കാലിബ്രേഷൻ, പൂർണ്ണ കാലിബ്രേഷൻ മോഡലുകളുടെ സവിശേഷതകൾ താരതമ്യം ചെയ്യുന്നു.
പട്ടിക 2. EMIF സിമുലേഷൻ മോഡലുകൾ: സ്കീപ്പ് കാലിബ്രേഷൻ വേഴ്സസ് ഫുൾ കാലിബ്രേഷൻ
| കാലിബ്രേഷൻ ഒഴിവാക്കുക | പൂർണ്ണ കാലിബ്രേഷൻ |
| ഉപയോക്തൃ യുക്തിയിൽ ശ്രദ്ധ കേന്ദ്രീകരിക്കുന്ന സിസ്റ്റം-ലെവൽ സിമുലേഷൻ. | കാലിബ്രേഷനിൽ ശ്രദ്ധ കേന്ദ്രീകരിക്കുന്ന മെമ്മറി ഇന്റർഫേസ് സിമുലേഷൻ. |
| കാലിബ്രേഷൻ വിശദാംശങ്ങൾ ക്യാപ്‌ചർ ചെയ്‌തിട്ടില്ല. | എല്ലാം പിടിച്ചെടുക്കുന്നുtagകാലിബ്രേഷൻ. |
| ഡാറ്റ സംഭരിക്കാനും വീണ്ടെടുക്കാനുമുള്ള കഴിവുണ്ട്. | ലെവലിംഗ്, ഓരോ ബിറ്റ് ഡെസ്‌ക്യൂ മുതലായവയും ഉൾപ്പെടുന്നു. |
| കൃത്യമായ കാര്യക്ഷമതയെ പ്രതിനിധീകരിക്കുന്നു. | |
| ബോർഡ് ചരിവ് പരിഗണിക്കുന്നില്ല. | |
RTL സിമുലേഷൻ വേഴ്സസ് ഹാർഡ്‌വെയർ ഇംപ്ലിമെന്റേഷൻ
EMIF സിമുലേഷനും ഹാർഡ്‌വെയർ നടപ്പിലാക്കലും തമ്മിലുള്ള പ്രധാന വ്യത്യാസങ്ങൾ ഈ പട്ടിക എടുത്തുകാണിക്കുന്നു.
പട്ടിക 3. EMIF RTL സിമുലേഷൻ വേഴ്സസ് ഹാർഡ്‌വെയർ ഇംപ്ലിമെന്റേഷൻ
| RTL സിമുലേഷൻ | ഹാർഡ്‌വെയർ നടപ്പിലാക്കൽ |
| Nios® ഇനീഷ്യലൈസേഷനും കാലിബ്രേഷൻ കോഡും സമാന്തരമായി നടപ്പിലാക്കുന്നു. | നിയോസ് ഇനീഷ്യലൈസേഷനും കാലിബ്രേഷൻ കോഡും തുടർച്ചയായി നടപ്പിലാക്കുന്നു. |
| ഇന്റർഫേസുകൾ സിമുലേഷനിൽ ഒരേസമയം cal_done സിഗ്നൽ സിഗ്നൽ ഉറപ്പിക്കുന്നു. | ഫിറ്റർ പ്രവർത്തനങ്ങൾ കാലിബ്രേഷന്റെ ക്രമം നിർണ്ണയിക്കുന്നു, കൂടാതെ ഇന്റർഫേസുകൾ ഒരേസമയം cal_done ഉറപ്പിക്കുന്നില്ല. |
നിങ്ങളുടെ ഡിസൈനിന്റെ ആപ്ലിക്കേഷനായി ട്രാഫിക് പാറ്റേണുകളെ അടിസ്ഥാനമാക്കി നിങ്ങൾ RTL സിമുലേഷനുകൾ പ്രവർത്തിപ്പിക്കണം. ആർടിഎൽ സിമുലേഷനും ഹാർഡ്‌വെയർ നടപ്പാക്കലും തമ്മിലുള്ള ലേറ്റൻസിയിൽ പൊരുത്തക്കേടുണ്ടാക്കുന്ന പിസിബി ട്രെയ്‌സ് കാലതാമസങ്ങളെ ആർടിഎൽ സിമുലേഷൻ മാതൃകയാക്കുന്നില്ല എന്നത് ശ്രദ്ധിക്കുക.
മോഡൽസിം ഉപയോഗിച്ച് എക്സ്റ്റേണൽ മെമ്മറി ഇന്റർഫേസ് ഐപി അനുകരിക്കുന്നു
EMIF ഡിസൈൻ എങ്ങനെ അനുകരിക്കാമെന്ന് ഈ നടപടിക്രമം കാണിക്കുന്നുample.
- മെന്റർ ഗ്രാഫിക്സ്* മോഡൽസിം സോഫ്‌റ്റ്‌വെയർ സമാരംഭിച്ച് തിരഞ്ഞെടുക്കുക File ➤ ഡയറക്ടറി മാറ്റുക. ജനറേറ്റുചെയ്‌ത ഡിസൈനിലെ sim/ed_sim/mentor ഡയറക്‌ടറിയിലേക്ക് നാവിഗേറ്റ് ചെയ്യുകample ഫോൾഡർ.
- സ്‌ക്രീനിന്റെ താഴെയായി ട്രാൻസ്ക്രിപ്റ്റ് വിൻഡോ പ്രദർശിപ്പിച്ചിട്ടുണ്ടോയെന്ന് പരിശോധിക്കുക. ട്രാൻസ്ക്രിപ്റ്റ് വിൻഡോ ദൃശ്യമാകുന്നില്ലെങ്കിൽ, ക്ലിക്ക് ചെയ്ത് അത് പ്രദർശിപ്പിക്കുക View ➤ ട്രാൻസ്ക്രിപ്റ്റ്.
- ട്രാൻസ്ക്രിപ്റ്റ് വിൻഡോയിൽ, source msim_setup.tcl റൺ ചെയ്യുക.
- ഉറവിടം msim_setup.tcl പ്രവർത്തിക്കുന്നത് പൂർത്തിയാക്കിയ ശേഷം, ട്രാൻസ്ക്രിപ്റ്റ് വിൻഡോയിൽ ld_debug പ്രവർത്തിപ്പിക്കുക.
- ld_debug പ്രവർത്തിക്കുന്നത് പൂർത്തിയാക്കിയ ശേഷം, ഒബ്‌ജക്‌റ്റ് വിൻഡോ പ്രദർശിപ്പിച്ചിട്ടുണ്ടോയെന്ന് പരിശോധിക്കുക. ഒബ്‌ജക്‌റ്റ് വിൻഡോ ദൃശ്യമാകുന്നില്ലെങ്കിൽ, ക്ലിക്കുചെയ്‌ത് അത് പ്രദർശിപ്പിക്കുക View ➤ വസ്തുക്കൾ.
- ഒബ്‌ജക്‌റ്റ് വിൻഡോയിൽ, റൈറ്റ് ക്ലിക്ക് ചെയ്ത് ആഡ് വേവ് തിരഞ്ഞെടുത്ത് നിങ്ങൾ അനുകരിക്കാൻ ആഗ്രഹിക്കുന്ന സിഗ്നലുകൾ തിരഞ്ഞെടുക്കുക.
- നിങ്ങൾ സിമുലേഷനായി സിഗ്നലുകൾ തിരഞ്ഞെടുത്ത് പൂർത്തിയാക്കിയ ശേഷം, VTranscript വിൻഡോയിൽ റൺ-എല്ലാം എക്സിക്യൂട്ട് ചെയ്യുക. സിമുലേഷൻ പൂർത്തിയാകുന്നതുവരെ പ്രവർത്തിക്കുന്നു.
- സിമുലേഷൻ ദൃശ്യമാകുന്നില്ലെങ്കിൽ, ക്ലിക്ക് ചെയ്യുക View ➤ വേവ്.
ബന്ധപ്പെട്ട വിവരങ്ങൾ
Intel Stratix 10 EMIF IP - മെമ്മറി IP അനുകരിക്കുന്നു
Intel Stratix 10 EMIF IP-യുടെ പിൻ പ്ലേസ്മെന്റ്
ഈ വിഷയം പിൻ പ്ലെയ്‌സ്‌മെന്റിനുള്ള മാർഗ്ഗനിർദ്ദേശങ്ങൾ നൽകുന്നു.
കഴിഞ്ഞുview
Intel Stratix 10 FPGA-കൾക്ക് ഇനിപ്പറയുന്ന ഘടനയുണ്ട്:
- ഓരോ ഉപകരണത്തിലും 2 മുതൽ 3 വരെ I/O നിരകൾ അടങ്ങിയിരിക്കുന്നു.
- ഓരോ I/O കോളത്തിലും 12 I/O ബാങ്കുകൾ വരെ അടങ്ങിയിരിക്കുന്നു.
- ഓരോ I/O ബാങ്കിലും 4 പാതകൾ അടങ്ങിയിരിക്കുന്നു.
- ഓരോ പാതയിലും 12 പൊതു-ഉദ്ദേശ്യ I/O (GPIO) പിന്നുകൾ അടങ്ങിയിരിക്കുന്നു.
പൊതുവായ പിൻ മാർഗ്ഗനിർദ്ദേശങ്ങൾ
ഇനിപ്പറയുന്ന പോയിന്റുകൾ പൊതുവായ പിൻ മാർഗ്ഗനിർദ്ദേശങ്ങൾ നൽകുന്നു:
- തന്നിരിക്കുന്ന ഒരു ബാഹ്യ മെമ്മറി ഇന്റർഫേസിനുള്ള പിന്നുകൾ ഒരൊറ്റ I/O കോളത്തിനുള്ളിൽ ഉണ്ടെന്ന് ഉറപ്പാക്കുക.
- ഒന്നിലധികം ബാങ്കുകളിൽ വ്യാപിച്ചുകിടക്കുന്ന ഇന്റർഫേസുകൾ ഇനിപ്പറയുന്ന ആവശ്യകതകൾ പാലിക്കണം:
- ബാങ്കുകൾ പരസ്പരം അടുത്തായിരിക്കണം. അടുത്തുള്ള ബാങ്കുകളെ കുറിച്ചുള്ള വിവരങ്ങൾക്ക്, ഇന്റൽ സ്ട്രാറ്റിക്സ് 10 എക്സ്റ്റേണൽ മെമ്മറി ഇന്റർഫേസ് ഐപി ഉപയോക്തൃ ഗൈഡ് കാണുക.
- ലേറ്റൻസി കുറയ്ക്കുന്നതിന് വിലാസവും കമാൻഡ് ബാങ്കും ഒരു കേന്ദ്ര ബാങ്കിൽ ഉണ്ടായിരിക്കണം. മെമ്മറി ഇന്റർഫേസ് ഇരട്ട സംഖ്യ ബാങ്കുകൾ ഉപയോഗിക്കുന്നുവെങ്കിൽ, വിലാസവും കമാൻഡ് ബാങ്കും രണ്ട് സെൻട്രൽ ബാങ്കുകളിൽ ഒന്നിലേതാണ്.
- ഉപയോഗിക്കാത്ത പിന്നുകൾ പൊതു-ഉദ്ദേശ്യ I/O പിന്നുകളായി ഉപയോഗിക്കാം.
- എല്ലാ വിലാസവും കമാൻഡും അനുബന്ധ പിന്നുകളും ഒരൊറ്റ ബാങ്കിനുള്ളിൽ ഉണ്ടായിരിക്കണം.
- വിലാസത്തിനും കമാൻഡിനും ഡാറ്റ പിന്നുകൾക്കും ഇനിപ്പറയുന്ന വ്യവസ്ഥകൾക്ക് കീഴിൽ ഒരു ബാങ്ക് പങ്കിടാനാകും:
- വിലാസം, കമാൻഡ്, ഡാറ്റ പിന്നുകൾ എന്നിവയ്ക്ക് ഒരു I/O പാത പങ്കിടാൻ കഴിയില്ല.
- വിലാസത്തിലും കമാൻഡ് ബാങ്കിലും ഉപയോഗിക്കാത്ത ഒരു I/O ലെയ്ൻ മാത്രമേ ഡാറ്റാ പിന്നുകൾക്കായി ഉപയോഗിക്കാൻ കഴിയൂ.
പട്ടിക 4. പൊതുവായ പിൻ നിയന്ത്രണങ്ങൾ
| സിഗ്നൽ തരം | പരിമിതി |
| ഡാറ്റ സ്ട്രോബ് | ഒരു DQ ഗ്രൂപ്പിൽ പെട്ട എല്ലാ സിഗ്നലുകളും ഒരേ I/O ലെയ്നിൽ തന്നെ ആയിരിക്കണം. |
| ഡാറ്റ | ബന്ധപ്പെട്ട DQ പിന്നുകൾ ഒരേ I/O ലെയ്നിൽ ആയിരിക്കണം. ബൈഡയറക്ഷണൽ ഡാറ്റ ലൈനുകളെ പിന്തുണയ്ക്കാത്ത പ്രോട്ടോക്കോളുകൾക്കായി, റീഡ് സിഗ്നലുകൾ റൈറ്റ് സിഗ്നലുകളിൽ നിന്ന് പ്രത്യേകം ഗ്രൂപ്പുചെയ്യണം. |
| വിലാസവും ആജ്ഞയും | വിലാസവും കമാൻഡ് പിന്നുകളും ഒരു I/O ബാങ്കിനുള്ളിൽ മുൻകൂട്ടി നിശ്ചയിച്ചിട്ടുള്ള സ്ഥലങ്ങളിൽ ഉണ്ടായിരിക്കണം. |
അടുത്തുള്ള ബാങ്കുകൾ
ബാങ്കുകളെ തൊട്ടടുത്തായി കണക്കാക്കുന്നതിന്, അവ ഒരേ I/O കോളത്തിൽ തന്നെ വസിക്കണം, ബാങ്കുകൾ തൊട്ടടുത്താണോ എന്ന് നിർണ്ണയിക്കാൻ, സ്ട്രാറ്റിക്സ് 10 ജനറൽ പർപ്പസ് I-ൽ സ്ഥിതി ചെയ്യുന്ന സ്ട്രാറ്റിക്സ് 10 ഉപകരണ വിഭാഗത്തിലെ മോഡുലാർ I/O ബാങ്കുകളുടെ സ്ഥാനവും പിൻ കൗണ്ടുകളും പരിശോധിക്കുക. /ഒ
ഉപയോക്തൃ ഗൈഡ്.
സ്ട്രാറ്റിക്സ് 10 ജനറൽ പർപ്പസ് I/O ഉപയോക്തൃ ഗൈഡിലെ പട്ടികകൾ പരാമർശിക്കുമ്പോൾ, ' – ' ചിഹ്നം ഇല്ലെങ്കിൽ കാണിച്ചിരിക്കുന്ന എല്ലാ ബാങ്കുകളും അടുത്തടുത്താണെന്ന് കരുതുന്നത് സുരക്ഷിതമാണ്; ഒരു '-' ചിഹ്നം, പാക്കേജിനായി ബാങ്ക് ബോണ്ടഡ് ഔട്ട് ചെയ്തിട്ടില്ലെന്ന് സൂചിപ്പിക്കുന്നു.
പിൻ അസൈൻമെന്റുകൾ
എല്ലാ EMIF I/O പിന്നുകൾക്കുമുള്ള ലൊക്കേഷനുകൾ നിർണ്ണയിക്കാൻ നിങ്ങളുടെ ഉപകരണത്തിന്റെ പിൻ ടേബിൾ റഫർ ചെയ്യണം. പിൻ ടേബിളിനെ പരാമർശിക്കുമ്പോൾ, ബാങ്ക് നമ്പറുകൾ, I/O ബാങ്ക് സൂചികകൾ, പിൻ നാമങ്ങൾ എന്നിവ നൽകിയിരിക്കുന്നു. Intel FPGA-യിൽ സ്ഥിതി ചെയ്യുന്ന സ്ട്രാറ്റിക്സ് 10 സ്കീം ടേബിളിൽ വിലാസത്തിനും കമാൻഡ് പിന്നുകൾക്കുമുള്ള പിൻ സൂചികകൾ നിങ്ങൾക്ക് കണ്ടെത്താനാകും. webസൈറ്റ്. നിങ്ങൾക്ക് വിവിധ രീതികളിൽ പിൻ അസൈൻമെന്റുകൾ നടത്താം. ചില ഇന്റർഫേസ് സിഗ്നലുകൾ സ്വമേധയാ നിയന്ത്രിക്കുകയും ബാക്കിയുള്ളവ കൈകാര്യം ചെയ്യാൻ ഇന്റൽ ക്വാർട്ടസ് പ്രൈം ഫിറ്ററിനെ അനുവദിക്കുകയും ചെയ്യുക എന്നതാണ് ശുപാർശ ചെയ്യുന്ന സമീപനം. ചില ഇന്റർഫേസ് പിന്നുകളുടെ നിയമപരമായ സ്ഥാനങ്ങൾ കണ്ടെത്തുന്നതിന് പിൻ ടേബിളുകൾ പരിശോധിക്കുന്നതും .qsf വഴി അവ അസൈൻ ചെയ്യുന്നതും ഈ രീതി ഉൾക്കൊള്ളുന്നു. file അത് EMIF ഡിസൈൻ ഉപയോഗിച്ചാണ് സൃഷ്ടിക്കുന്നത്ample. I/O പ്ലെയ്‌സ്‌മെന്റിന്റെ ഈ രീതിക്ക്, നിങ്ങൾ ഇനിപ്പറയുന്ന സിഗ്നലുകൾ നിയന്ത്രിക്കണം:
- CK0
- ഒരു ഗ്രൂപ്പിന് ഒരു DQS പിൻ
- PLL റഫറൻസ് ക്ലോക്ക്
- RZQ
മേൽപ്പറഞ്ഞ നിയന്ത്രണങ്ങളെ അടിസ്ഥാനമാക്കി, ഇന്റൽ ക്വാർട്ടസ് പ്രൈം ഫിറ്റർ ഓരോ ലെയ്‌നിലും ആവശ്യാനുസരണം പിന്നുകൾ തിരിക്കുന്നു. ഇനിപ്പറയുന്ന ചിത്രം ഒരു മുൻ വ്യക്തിയെ വ്യക്തമാക്കുന്നുampഇനിപ്പറയുന്ന തിരഞ്ഞെടുക്കലുകളുള്ള ഒരു DDR3 x72 ഇന്റർഫേസിനായുള്ള പിൻ അസൈൻമെന്റുകൾ:
- വിലാസവും കമാൻഡ് പിന്നും ബാങ്ക് 2M-ൽ സ്ഥാപിച്ചിരിക്കുന്നു, ഇതിന് 3 പാതകൾ ആവശ്യമാണ്.
- ബാങ്ക് 0M-ൽ CK8 പിൻ 2-ലേക്ക് പരിമിതപ്പെടുത്തിയിരിക്കുന്നു.
- PLL റഫറൻസ് ക്ലോക്ക് പിന്നുകൾ ബാങ്ക് 24M ലെ പിൻ 25, 2 എന്നിവയിലേക്ക് പരിമിതപ്പെടുത്തിയിരിക്കുന്നു.
- ബാങ്ക് 26M-ൽ RZQ പിൻ 2-ലേക്ക് പരിമിതപ്പെടുത്തിയിരിക്കുന്നു.
- 2N, 2M, 2L എന്നീ ബാങ്കുകളിൽ ഡാറ്റ സ്ഥാപിച്ചിരിക്കുന്നു, ഇതിന് 9 പാതകൾ ആവശ്യമാണ്.
- DQS ഗ്രൂപ്പുകൾ 1-4 ബാങ്ക് 2N-ൽ സ്ഥാപിച്ചിരിക്കുന്നു.
- DQS ഗ്രൂപ്പ് 0 ബാങ്ക് 2M-ൽ സ്ഥാപിച്ചിരിക്കുന്നു.
- DQS ഗ്രൂപ്പുകൾ 5-8 ബാങ്ക് 2L ൽ സ്ഥാപിച്ചിരിക്കുന്നു.
ചിത്രം 5. പിൻ അസൈൻമെന്റുകൾ Example: DDR3 x73 ഇന്റർഫേസ്
ഇതിൽ മുൻample, ബാങ്ക് 0M-ൽ CK8 പിൻ 2-ലേക്ക് പരിമിതപ്പെടുത്തുന്നതിന്, നിങ്ങൾ .qsf-ലേക്ക് ഇനിപ്പറയുന്ന വരി ചേർക്കും. file, ഉചിതമായ പിൻ പട്ടികയെ അടിസ്ഥാനമാക്കി:
മുകളിലെ പിൻ അസൈൻമെന്റിന്റെ ഫോർമാറ്റ് എല്ലാ പിന്നുകൾക്കും പ്രയോഗിക്കാവുന്നതാണ്:
ബന്ധപ്പെട്ട വിവരങ്ങൾ
- ഇന്റൽ സ്ട്രാറ്റിക്സ് 10 ഉപകരണങ്ങളിലെ മോഡുലാർ I/O ബാങ്കുകൾ
- ഇന്റൽ സ്ട്രാറ്റിക്സ് 10 EMIF IP DDR3
- DDR10 നായുള്ള Intel Stratix 4 EMIF IP
- QDRII/II+/Xtreme-നുള്ള Intel Stratix 10 EMIF IP
- QDR-IV-നുള്ള Intel Stratix 10 EMIF IP
- RLDRAM 10-നുള്ള Intel Stratix 3 EMIF IP
Intel Stratix 10 EMIF ഡിസൈൻ കംപൈൽ ചെയ്യലും പ്രോഗ്രാമിംഗും Example
നിങ്ങൾ .qsf-ൽ ആവശ്യമായ പിൻ അസൈൻമെന്റുകൾ നടത്തിയ ശേഷം file, നിങ്ങൾക്ക് മുൻ ഡിസൈൻ കംപൈൽ ചെയ്യാംampഇന്റൽ ക്വാർട്ടസ് പ്രൈം സോഫ്റ്റ്വെയറിൽ le.
- മുൻ ഡിസൈൻ അടങ്ങുന്ന ഇന്റൽ ക്വാർട്ടസ് പ്രൈം ഫോൾഡറിലേക്ക് നാവിഗേറ്റ് ചെയ്യുകample ഡയറക്ടറി.
- ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോജക്റ്റ് തുറക്കുക file, (.qpf).
- സമാഹാരം ആരംഭിക്കുന്നതിന്, പ്രോസസ്സിംഗ് ➤ സമാഹാരം ആരംഭിക്കുക ക്ലിക്കുചെയ്യുക. സമാഹാരത്തിന്റെ വിജയകരമായ പൂർത്തീകരണം ഒരു .sof സൃഷ്ടിക്കുന്നു file, ഇത് ഹാർഡ്‌വെയറിൽ പ്രവർത്തിക്കാൻ രൂപകൽപ്പനയെ പ്രാപ്‌തമാക്കുന്നു.
- കംപൈൽ ചെയ്ത ഡിസൈൻ ഉപയോഗിച്ച് നിങ്ങളുടെ ഉപകരണം പ്രോഗ്രാം ചെയ്യാൻ, ടൂൾസ് ➤ പ്രോഗ്രാമർ ക്ലിക്ക് ചെയ്ത് പ്രോഗ്രാമർ തുറക്കുക.
- പ്രോഗ്രാമറിൽ, പിന്തുണയ്ക്കുന്ന ഉപകരണങ്ങൾ കണ്ടെത്തുന്നതിന് സ്വയമേവ കണ്ടെത്തുക ക്ലിക്കുചെയ്യുക.
- Intel Stratix 10 ഉപകരണം തിരഞ്ഞെടുത്ത് മാറ്റുക തിരഞ്ഞെടുക്കുക File.
- സൃഷ്ടിച്ച ed_synth.sof-ലേക്ക് നാവിഗേറ്റ് ചെയ്യുക file കൂടാതെ ഓപ്പൺ തിരഞ്ഞെടുക്കുക.
- Intel Stratix 10 ഉപകരണം പ്രോഗ്രാമിംഗ് ആരംഭിക്കാൻ ആരംഭിക്കുക ക്ലിക്ക് ചെയ്യുക. ഉപകരണം വിജയകരമായി പ്രോഗ്രാം ചെയ്യുമ്പോൾ, വിൻഡോയുടെ മുകളിൽ വലതുവശത്തുള്ള പ്രോഗ്രസ് ബാർ 100% സൂചിപ്പിക്കണം (വിജയകരം).
ഇന്റൽ സ്ട്രാറ്റിക്സ് 10 EMIF ഡിസൈൻ ഡീബഗ്ഗിംഗ് Example
എക്സ്റ്റേണൽ മെമ്മറി ഇന്റർഫേസ് ഡിസൈനുകൾ ഡീബഗ്ഗിംഗ് ചെയ്യാൻ സഹായിക്കുന്നതിന് EMIF ഡീബഗ് ടൂൾകിറ്റ് ലഭ്യമാണ്. റീഡ് ആൻഡ് റൈറ്റ് മാർജിനുകൾ പ്രദർശിപ്പിക്കാനും ഐ ഡയഗ്രമുകൾ സൃഷ്ടിക്കാനും ടൂൾകിറ്റ് നിങ്ങളെ അനുവദിക്കുന്നു. നിങ്ങൾ ഇന്റൽ സ്ട്രാറ്റിക്സ് 10 ഡെവലപ്മെന്റ് കിറ്റ് പ്രോഗ്രാം ചെയ്ത ശേഷം, EMIF ഡീബഗ് ടൂൾകിറ്റ് ഉപയോഗിച്ച് നിങ്ങൾക്ക് അതിന്റെ പ്രവർത്തനം പരിശോധിക്കാവുന്നതാണ്.
- EMIF ഡീബഗ് ടൂൾകിറ്റ് സമാരംഭിക്കുന്നതിന്, ടൂളുകളിലേക്ക് നാവിഗേറ്റ് ചെയ്യുക ➤ സിസ്റ്റം ഡീബഗ്ഗിംഗ് ടൂളുകൾ ➤ എക്സ്റ്റേണൽ മെമ്മറി ഇന്റർഫേസ് ടൂൾകിറ്റ്.
- കണക്ഷനുകൾ ആരംഭിക്കുക ക്ലിക്കുചെയ്യുക.
- ഉപകരണത്തിലേക്ക് പദ്ധതി ലിങ്ക് ക്ലിക്ക് ചെയ്യുക. ഒരു വിൻഡോ ദൃശ്യമാകുന്നു; ശരിയായ ഉപകരണം തിരഞ്ഞെടുത്തിട്ടുണ്ടെന്നും അത് ശരിയായ .sof ആണെന്നും പരിശോധിക്കുക file തിരഞ്ഞെടുത്തിരിക്കുന്നു.
- മെമ്മറി ഇന്റർഫേസ് കണക്ഷൻ സൃഷ്ടിക്കുക ക്ലിക്കുചെയ്യുക. ശരി ക്ലിക്ക് ചെയ്തുകൊണ്ട് സ്ഥിരസ്ഥിതി ക്രമീകരണങ്ങൾ അംഗീകരിക്കുക.
EMIF ഡീബഗ് ടൂൾകിറ്റിനൊപ്പം പ്രവർത്തിക്കാൻ Intel Stratix 10 ഡെവലപ്മെന്റ് കിറ്റ് ഇപ്പോൾ സജ്ജീകരിച്ചിരിക്കുന്നു, അനുബന്ധ ഓപ്ഷനിൽ ഇരട്ട-ക്ലിക്കുചെയ്യുന്നതിലൂടെ നിങ്ങൾക്ക് ഇനിപ്പറയുന്ന റിപ്പോർട്ടുകളിൽ ഏതെങ്കിലും സൃഷ്ടിക്കാൻ കഴിയും:
- കാലിബ്രേഷൻ വീണ്ടും പ്രവർത്തിപ്പിക്കുക. ഓരോ DQ/DQS പിന്നിന്റെയും മാർജിനുകൾക്കൊപ്പം ഓരോ DQ/DQS ഗ്രൂപ്പിന്റെയും കാലിബ്രേഷൻ നില സംഗ്രഹിക്കുന്ന ഒരു കാലിബ്രേഷൻ റിപ്പോർട്ട് നിർമ്മിക്കുന്നു.
- ഡ്രൈവർ മാർജിനിംഗ്. ഓരോ I/O പിൻയിലും വായിക്കുകയും എഴുതുകയും ചെയ്യുന്ന മാർജിനുകൾ സംഗ്രഹിക്കുന്ന ഒരു റിപ്പോർട്ട് നിർമ്മിക്കുന്നു. ഇത് കാലിബ്രേഷൻ മാർജിനിംഗിൽ നിന്ന് വ്യത്യസ്തമാണ്, കാരണം കാലിബ്രേഷൻ സമയത്തേക്കാൾ ഉപയോക്തൃ മോഡ് ട്രാഫിക്കിലാണ് ഡ്രൈവർ മാർജിനിംഗ് ക്യാപ്‌ചർ ചെയ്യുന്നത്
- ഐ ഡയഗ്രം സൃഷ്ടിക്കുക. കാലിബ്രേഷൻ ഡാറ്റാ പാറ്റേണുകളെ അടിസ്ഥാനമാക്കി ഓരോ DQ പിന്നിനും കണ്ണ് ഡയഗ്രമുകൾ വായിക്കുകയും എഴുതുകയും ചെയ്യുന്നു.
- കാലിബ്രേറ്റ് അവസാനിപ്പിക്കുക. വ്യത്യസ്ത ടെർമിനേഷൻ മൂല്യങ്ങൾ സ്വീപ്പ് ചെയ്യുകയും ഓരോ ടെർമിനേഷൻ മൂല്യവും നൽകുന്ന മാർജിനുകൾ റിപ്പോർട്ടുചെയ്യുകയും ചെയ്യുന്നു. മെമ്മറി ഇന്റർഫേസിനായി ഒപ്റ്റിമൽ ടെർമിനേഷൻ തിരഞ്ഞെടുക്കാൻ സഹായിക്കുന്നതിന് ഈ സവിശേഷത ഉപയോഗിക്കുക.
ബന്ധപ്പെട്ട വിവരങ്ങൾ
ഇന്റൽ സ്ട്രാറ്റിക്സ് 10 ഇഎംഐഎഫ് ഐപി ഡീബഗ്ഗിംഗ്
ഡിസൈൻ എക്സിample ബാഹ്യ മെമ്മറി ഇന്റർഫേസുകളുടെ വിവരണം Intel Stratix 10 FPGA IP
നിങ്ങളുടെ ഇഎംഐഎഫ് ഐപി പാരാമീറ്റർ ചെയ്യുകയും ജനറേറ്റ് ചെയ്യുകയും ചെയ്യുമ്പോൾ, സിമുലേഷനും സിന്തസിസിനുമായി സിസ്റ്റം ഡയറക്ടറികൾ സൃഷ്ടിക്കുന്നുവെന്ന് നിങ്ങൾക്ക് വ്യക്തമാക്കാം. file സജ്ജീകരിക്കുകയും സൃഷ്ടിക്കുകയും ചെയ്യുന്നു file സ്വയമേവ സജ്ജീകരിക്കുന്നു. Ex-ന് കീഴിൽ നിങ്ങൾ സിമുലേഷൻ അല്ലെങ്കിൽ സിന്തസിസ് തിരഞ്ഞെടുക്കുകയാണെങ്കിൽampലെ ഡിസൈൻ Fileഎക്സിയിലെ എസ്ample ഡിസൈൻസ് ടാബ്, സിസ്റ്റം ഒരു പൂർണ്ണമായ സിമുലേഷൻ സൃഷ്ടിക്കുന്നു file സെറ്റ് അല്ലെങ്കിൽ പൂർണ്ണമായ സമന്വയം file നിങ്ങളുടെ തിരഞ്ഞെടുപ്പിന് അനുസൃതമായി സജ്ജമാക്കുക.
സിന്തസിസ് എക്സ്ampലെ ഡിസൈൻ
സിന്തസിസ് എക്സിampതാഴെയുള്ള ചിത്രത്തിൽ കാണിച്ചിരിക്കുന്ന പ്രധാന ബ്ലോക്കുകൾ le ഡിസൈനിൽ അടങ്ങിയിരിക്കുന്നു.
- ഒരു ട്രാഫിക് ജനറേറ്റർ, ഇത് ഒരു സിന്തസൈസ് ചെയ്യാവുന്ന Avalon®-MM example ഡ്രൈവർ ഒരു കപട-റാൻഡം പാറ്റേൺ വായിക്കുകയും എഴുതുകയും ചെയ്യുന്നു. ട്രാഫിക് ജനറേറ്റർ മെമ്മറിയിൽ നിന്ന് വായിക്കുന്ന ഡാറ്റയും അത് രേഖാമൂലമുള്ള ഡാറ്റയുമായി പൊരുത്തപ്പെടുന്നുണ്ടെന്ന് ഉറപ്പാക്കുകയും പരാജയം ഉറപ്പിക്കുകയും ചെയ്യുന്നു.
- മെമ്മറി ഇന്റർഫേസിന്റെ ഒരു ഉദാഹരണം, ഇതിൽ ഉൾപ്പെടുന്നു:
- Avalon-MM ഇന്റർഫേസിനും AFI ഇന്റർഫേസിനും ഇടയിൽ മോഡറേറ്റ് ചെയ്യുന്ന ഒരു മെമ്മറി കൺട്രോളർ.
- PHY, മെമ്മറി കൺട്രോളറും ബാഹ്യ മെമ്മറി ഉപകരണങ്ങളും തമ്മിലുള്ള ഒരു ഇന്റർഫേസായി വർത്തിക്കുകയും വായിക്കുകയും എഴുതുകയും ചെയ്യുന്ന പ്രവർത്തനങ്ങൾ നടത്തുന്നു.
ചിത്രം 6. സിന്തസിസ് Exampലെ ഡിസൈൻ
നിങ്ങൾ Ping Pong PHY സവിശേഷതയാണ് ഉപയോഗിക്കുന്നതെങ്കിൽ, സിന്തസിസ് മുൻampഇനിപ്പറയുന്ന ചിത്രത്തിൽ കാണിച്ചിരിക്കുന്നതുപോലെ രണ്ട് സ്വതന്ത്ര കൺട്രോളറുകളും ഒരു സാധാരണ PHY വഴിയും രണ്ട് സ്വതന്ത്ര മെമ്മറി ഉപകരണങ്ങളിലേക്ക് കമാൻഡുകൾ നൽകുന്ന രണ്ട് ട്രാഫിക് ജനറേറ്ററുകൾ le ഡിസൈനിൽ ഉൾപ്പെടുന്നു.
ചിത്രം 7. സിന്തസിസ് Exampപിംഗ് പോംഗ് PHY യുടെ ഡിസൈൻ
നിങ്ങൾ RLDRAM 3 ആണ് ഉപയോഗിക്കുന്നതെങ്കിൽ, സിന്തസിസിലെ ട്രാഫിക് ജനറേറ്റർ എക്സ്ampഇനിപ്പറയുന്ന ചിത്രത്തിൽ കാണിച്ചിരിക്കുന്നതുപോലെ, le ഡിസൈൻ AFI ഉപയോഗിച്ച് PHY-യുമായി നേരിട്ട് ആശയവിനിമയം നടത്തുന്നു.
ചിത്രം 8. സിന്തസിസ് ExampRLDRAM 3 ഇന്റർഫേസുകളുടെ ഡിസൈൻ
ശ്രദ്ധിക്കുക: ഒന്നോ അതിലധികമോ PLL പങ്കിടൽ മോഡ്, DLL പങ്കിടൽ മോഡ് അല്ലെങ്കിൽ OCT പങ്കിടൽ മോഡ് പാരാമീറ്ററുകൾ, പങ്കിടൽ ഇല്ല എന്നതല്ലാതെ മറ്റേതെങ്കിലും മൂല്യത്തിലേക്ക് സജ്ജീകരിച്ചിട്ടുണ്ടെങ്കിൽ, സിന്തസിസ് മുൻample ഡിസൈനിൽ രണ്ട് ട്രാഫിക് ജനറേറ്റർ/മെമ്മറി ഇന്റർഫേസ് സംഭവങ്ങൾ അടങ്ങിയിരിക്കും. രണ്ട് ട്രാഫിക് ജനറേറ്റർ/മെമ്മറി ഇന്റർഫേസ് സംഭവങ്ങൾ പരാമീറ്റർ ക്രമീകരണങ്ങൾ നിർവചിച്ചിരിക്കുന്ന പ്രകാരം പങ്കിട്ട PLL/DLL/OCT കണക്ഷനുകൾ വഴി മാത്രമേ ബന്ധപ്പെട്ടിട്ടുള്ളൂ. ട്രാഫിക് ജനറേറ്റർ/മെമ്മറി ഇന്റർഫേസ് സംഭവങ്ങൾ നിങ്ങളുടെ സ്വന്തം ഡിസൈനുകളിൽ അത്തരം കണക്ഷനുകൾ എങ്ങനെ ഉണ്ടാക്കാം എന്ന് കാണിക്കുന്നു.
കുറിപ്പ്: ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സ്റ്റാൻഡേർഡ് എഡിഷൻ ഉപയോക്തൃ ഗൈഡിൽ വിവരിച്ചിരിക്കുന്നതുപോലെ തേർഡ്-പാർട്ടി സിന്തസിസ് ഫ്ലോ: മൂന്നാം കക്ഷി സിന്തസിസ് EMIF IP-നുള്ള പിന്തുണയുള്ള ഫ്ലോ അല്ല.
ബന്ധപ്പെട്ട വിവരങ്ങൾ
സിന്തസൈസ് ചെയ്യാവുന്ന EMIF ഡിസൈൻ സൃഷ്ടിക്കുന്നു Example on
സിമുലേഷൻ എക്സിampലെ ഡിസൈൻ
സിമുലേഷൻ എക്സിample ഡിസൈനിൽ ഇനിപ്പറയുന്ന ചിത്രത്തിൽ കാണിച്ചിരിക്കുന്ന പ്രധാന ബ്ലോക്കുകൾ അടങ്ങിയിരിക്കുന്നു.
- സിന്തസിസിന്റെ ഒരു ഉദാഹരണം എക്സ്ampലെ ഡിസൈൻ. മുമ്പത്തെ വിഭാഗത്തിൽ വിവരിച്ചതുപോലെ, സിന്തസിസ് എക്സ്ample ഡിസൈനിൽ ഒരു ട്രാഫിക് ജനറേറ്ററും മെമ്മറി ഇന്റർഫേസിന്റെ ഒരു ഉദാഹരണവും അടങ്ങിയിരിക്കുന്നു. ദ്രുത അനുകരണത്തിന് അനുയോജ്യമായ അമൂർത്ത സിമുലേഷൻ മോഡലുകളിലേക്ക് ഈ ബ്ലോക്കുകൾ ഡിഫോൾട്ട് ചെയ്യുന്നു.
- മെമ്മറി പ്രോട്ടോക്കോൾ സ്പെസിഫിക്കേഷനുകൾ പാലിക്കുന്ന ഒരു ജനറിക് മോഡലായി പ്രവർത്തിക്കുന്ന ഒരു മെമ്മറി മോഡൽ. പലപ്പോഴും, മെമ്മറി വെണ്ടർമാർ അവരുടെ പ്രത്യേക മെമ്മറി ഘടകങ്ങൾക്കായി സിമുലേഷൻ മോഡലുകൾ നൽകുന്നു, അവയിൽ നിന്ന് നിങ്ങൾക്ക് ഡൗൺലോഡ് ചെയ്യാം webസൈറ്റുകൾ.
- ഒരു മൊത്തത്തിലുള്ള പാസ് അല്ലെങ്കിൽ പരാജയ അവസ്ഥയെ സൂചിപ്പിക്കാൻ, ബാഹ്യ മെമ്മറി ഇന്റർഫേസ് ഐപിയിൽ നിന്നും ട്രാഫിക് ജനറേറ്ററിൽ നിന്നും സ്റ്റാറ്റസ് സിഗ്നലുകൾ നിരീക്ഷിക്കുന്ന ഒരു സ്റ്റാറ്റസ് ചെക്കർ.
ചിത്രം 9. സിമുലേഷൻ Exampലെ ഡിസൈൻ
നിങ്ങൾ Ping Pong PHY സവിശേഷതയാണ് ഉപയോഗിക്കുന്നതെങ്കിൽ, സിമുലേഷൻ മുൻampഇനിപ്പറയുന്ന ചിത്രത്തിൽ കാണിച്ചിരിക്കുന്നതുപോലെ രണ്ട് സ്വതന്ത്ര കൺട്രോളറുകളും ഒരു സാധാരണ PHY വഴിയും രണ്ട് സ്വതന്ത്ര മെമ്മറി ഉപകരണങ്ങളിലേക്ക് കമാൻഡുകൾ നൽകുന്ന രണ്ട് ട്രാഫിക് ജനറേറ്ററുകൾ le ഡിസൈനിൽ ഉൾപ്പെടുന്നു.
ചിത്രം 10. സിമുലേഷൻ Exampപിംഗ് പോംഗ് PHY യുടെ ഡിസൈൻ
നിങ്ങൾ RLDRAM 3 ആണ് ഉപയോഗിക്കുന്നതെങ്കിൽ, സിമുലേഷനിലെ ട്രാഫിക് ജനറേറ്റർ exampഇനിപ്പറയുന്ന ചിത്രത്തിൽ കാണിച്ചിരിക്കുന്നതുപോലെ, le ഡിസൈൻ AFI ഉപയോഗിച്ച് PHY-യുമായി നേരിട്ട് ആശയവിനിമയം നടത്തുന്നു.
ചിത്രം 11. സിമുലേഷൻ ExampRLDRAM 3 ഇന്റർഫേസുകളുടെ ഡിസൈൻ
ബന്ധപ്പെട്ട വിവരങ്ങൾ
EMIF ഡിസൈൻ സൃഷ്ടിക്കുന്നു Example for Simulation on
Exampഡിസൈൻ ഇന്റർഫേസ് ടാബ്
പാരാമീറ്റർ എഡിറ്ററിൽ ഒരു എക്സ് ഉൾപ്പെടുന്നുampനിങ്ങളുടെ മുൻ വ്യക്തിയെ പാരാമീറ്റർ ചെയ്യാനും ജനറേറ്റുചെയ്യാനും നിങ്ങളെ അനുവദിക്കുന്ന le ഡിസൈൻസ് ടാബ്ampലെ ഡിസൈനുകൾ.എൽ
ലഭ്യമാണ് Exampലെ ഡിസൈൻ വിഭാഗം
സെലക്ട് ഡിസൈൻ പുൾഡൗൺ നിങ്ങളെ ആവശ്യമുള്ള മുൻ തിരഞ്ഞെടുക്കാൻ അനുവദിക്കുന്നുampലെ ഡിസൈൻ. നിലവിൽ, EMIF Example ഡിസൈൻ മാത്രമാണ് ലഭ്യമായ ചോയ്‌സ്, അത് സ്ഥിരസ്ഥിതിയായി തിരഞ്ഞെടുക്കുന്നു.
ബാഹ്യ മെമ്മറി ഇന്റർഫേസുകൾക്കായുള്ള ഡോക്യുമെന്റ് റിവിഷൻ ഹിസ്റ്ററി Intel Stratix 10 FPGA IP Design Exampലെ ഉപയോക്തൃ ഗൈഡ്
| പ്രമാണ പതിപ്പ് | ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പതിപ്പ് | മാറ്റങ്ങൾ |
| 2021.03.29 | 21.1 | • ൽ Exampലെ ഡിസൈൻ ദ്രുത ആരംഭം അധ്യായം, NCSim* സിമുലേറ്ററിലേക്കുള്ള റഫറൻസുകൾ നീക്കം ചെയ്തു. |
| 2018.09.24 | 18.1 | • ലെ പുതുക്കിയ കണക്കുകൾ സിന്തസൈസ് ചെയ്യാവുന്ന EMIF ഡിസൈൻ സൃഷ്ടിക്കുന്നു Example ഒപ്പം EMIF ഡിസൈൻ സൃഷ്ടിക്കുന്നു Exampസിമുലേഷനായി le വിഷയങ്ങൾ. |
| 2018.05.07 | 18.0 | • എന്നതിൽ നിന്ന് പ്രമാണത്തിന്റെ പേര് മാറ്റി ഇന്റൽ സ്ട്രാറ്റിക്സ് 10 എക്സ്റ്റേണൽ മെമ്മറി ഇന്റർഫേസ് ഐപി ഡിസൈൻ എക്സ്ampലെ ഉപയോക്തൃ ഗൈഡ് വരെ എക്സ്റ്റേണൽ മെമ്മറി ഇന്റർഫേസുകൾ ഇന്റൽ സ്ട്രാറ്റിക്സ് 10 എഫ്പിജിഎ ഐപി ഡിസൈൻ എക്സ്ampലെ ഉപയോക്തൃ ഗൈഡ്.
• ബുള്ളറ്റ് പോയിന്റുകൾ ശരിയാക്കി കഴിഞ്ഞുview എന്ന വിഭാഗം Intel Stratix 10 EMIF IP-യുടെ പിൻ പ്ലേസ്മെന്റ് വിഷയം. |
| തീയതി | പതിപ്പ് | മാറ്റങ്ങൾ |
| നവംബർ 2017 | 2017.11.06 | പ്രാരംഭ റിലീസ്. |
ഇന്റൽ കോർപ്പറേഷൻ. എല്ലാ അവകാശങ്ങളും നിക്ഷിപ്തം. ഇന്റൽ, ഇന്റൽ ലോഗോ, മറ്റ് ഇന്റൽ മാർക്കുകൾ എന്നിവ ഇന്റൽ കോർപ്പറേഷന്റെയോ അതിന്റെ അനുബന്ധ സ്ഥാപനങ്ങളുടെയോ വ്യാപാരമുദ്രകളാണ്. ഇന്റലിന്റെ സ്റ്റാൻഡേർഡ് വാറന്റിക്ക് അനുസൃതമായി അതിന്റെ FPGA, അർദ്ധചാലക ഉൽപ്പന്നങ്ങളുടെ പ്രകടനം നിലവിലെ സ്പെസിഫിക്കേഷനുകളിലേക്ക് Intel വാറന്റ് ചെയ്യുന്നു, എന്നാൽ അറിയിപ്പ് കൂടാതെ ഏത് സമയത്തും ഏത് ഉൽപ്പന്നങ്ങളിലും സേവനങ്ങളിലും മാറ്റങ്ങൾ വരുത്താനുള്ള അവകാശം നിക്ഷിപ്തമാണ്. Intel രേഖാമൂലം രേഖാമൂലം സമ്മതിച്ചതല്ലാതെ ഇവിടെ വിവരിച്ചിരിക്കുന്ന ഏതെങ്കിലും വിവരങ്ങളുടെയോ ഉൽപ്പന്നത്തിന്റെയോ സേവനത്തിന്റെയോ ആപ്ലിക്കേഷനിൽ നിന്നോ ഉപയോഗത്തിൽ നിന്നോ ഉണ്ടാകുന്ന ഉത്തരവാദിത്തമോ ബാധ്യതയോ Intel ഏറ്റെടുക്കുന്നില്ല. ഏതെങ്കിലും പ്രസിദ്ധീകരിച്ച വിവരങ്ങളെ ആശ്രയിക്കുന്നതിന് മുമ്പും ഉൽപ്പന്നങ്ങൾക്കോ സേവനങ്ങൾക്കോ ഓർഡറുകൾ നൽകുന്നതിനുമുമ്പ് ഉപകരണ സവിശേഷതകളുടെ ഏറ്റവും പുതിയ പതിപ്പ് നേടുന്നതിന് ഇന്റൽ ഉപഭോക്താക്കളോട് നിർദ്ദേശിക്കുന്നു. *മറ്റ് പേരുകളും ബ്രാൻഡുകളും മറ്റുള്ളവരുടെ സ്വത്തായി അവകാശപ്പെടാം.
പ്രമാണങ്ങൾ / വിഭവങ്ങൾ
 |
ഇന്റൽ എക്സ്റ്റേണൽ മെമ്മറി ഇന്റർഫേസുകൾ ഇന്റൽ സ്ട്രാറ്റിക്സ് 10 എഫ്പിജിഎ ഐപി ഡിസൈൻ എക്സ്ample [pdf] ഉപയോക്തൃ ഗൈഡ് എക്സ്റ്റേണൽ മെമ്മറി ഇന്റർഫേസുകൾ ഇന്റൽ സ്ട്രാറ്റിക്സ് 10 എഫ്പിജിഎ ഐപി ഡിസൈൻ എക്സ്ample, എക്സ്റ്റേണൽ, മെമ്മറി ഇന്റർഫേസുകൾ ഇന്റൽ സ്ട്രാറ്റിക്സ് 10 FPGA IP ഡിസൈൻ എക്സ്ample, Intel Stratix 10 FPGA IP ഡിസൈൻ എക്സിample, 10 FPGA IP ഡിസൈൻ എക്സിample |
